设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 想请问因电路设计的尺寸过小导致选中器件频繁弹出ciw有 ...

返回列表发新帖

查看: 66|回复: 0

[求助] 想请问因电路设计的尺寸过小导致选中器件频繁弹出ciw有无解决方式

发表于昨天 14:35 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

设计在电路中设置了一个较小的尺寸，导致会ciw会频繁弹出警告length is smaller than the recommend value in spice model，该尺寸不影响画图和验证，想请问大佬们知不知道有没有关闭这个弹出的设置，log file将warning message output关闭也一样会弹出

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-8 00:00 , Processed in 0.015624 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表