请问如何设计5个输入时钟的无毛刺切换？

yungchan

各位前辈好，
我正在设计的RTL需要设计5个时钟的切换
（输入5个时钟，可选择任一个时钟输出），
查到的无毛刺切换设计都是两个输入的，
依照其原理如果要改成5个输入，电路似乎会复杂很多，
请问5个时钟的无毛刺切换有什么比较好的作法吗？
谢谢。

Chandler_Lee

级联可行吗？

xxzzc

二输入切换的类推一下就得到五输入切换了

xxzzc

ff改成5*2组，2个二输入与门换成5个五输入与门，去掉非门，换成3-8译码器（高有效），五输入与门其中一个输入接对应译码器输出，另外四个接其他4个ff的QN，这样就可以实现了

yungchan

   

Chandler_Lee 发表于 2025-10-23 18:01
级联可行吗？

谢谢您的回复，这个方法我也有考虑，优点是standardcell有2输入的clock专用MUX，特性会比较好，缺点是不知道有没有什么副作用。我测试一下再跟您分享。

yungchan

   

xxzzc 发表于 2025-10-23 23:23
ff改成5*2组，2个二输入与门换成5个五输入与门，去掉非门，换成3-8译码器（高有效），五输入与门其中一个输 ...

谢谢您耐心的解释，这应该是可行的方法，我理解了，获益良多。我写code测试一下，谢谢。

SimonZhamg

五个时钟切换，那么设计思路可以和两个时钟切换一致，就是先关掉当前时钟，然后再打开目标时钟；唯一需要注意一点的是，由于index是3bit了，那么需要处理index切换的异步问题。用异步fifo或者异步flag处理都可以。没有其他难点了，应该。
或者，用5bit控制信号来控制五个source的开关，切换时，注意5bit控制要先归0，再使能。