scan模式下时钟树可以不做balance吗？这样会导致什么问题吗？

15971239608 · 发表于 2025-10-20 17:20:47

您需要登录才可以下载或查看，没有账号？注册

×

func模式下，clk1和clk2是两个异步的时钟，scan模式下，这2个时钟都被替换成了scan clk，是否可以只在func模式下对时钟树做balance？
这样做会有什么影响吗？

zengjia1106 · 发表于 2025-10-21 00:38:01

怎么可能不做balance，不然会有hold问题。一般都是在func下面单独balance clk1和clk2，然后再在scan下对clk1和clk2 root点做scan clock的balance，这样代价最小，前提是替换scan clk要在root点之后

15971239608 · 发表于 2025-10-21 08:59:47

zengjia1106 发表于 2025-10-21 00:38
怎么可能不做balance，不然会有hold问题。一般都是在func下面单独balance clk1和clk2，然后再在scan下对clk ...

hold问题不是可以通过加latch 解决吗？

jinfeier · 发表于 2025-10-21 09:09:01

15971239608 发表于 2025-10-21 08:59
hold问题不是可以通过加latch 解决吗？

LZ是负责到综合是嘛？hold一半后端去解，主要插buffer的多

15971239608 · 发表于 2025-10-21 09:32:31

jinfeier 发表于 2025-10-21 09:09
LZ是负责到综合是嘛？hold一半后端去解，主要插buffer的多

是的，这是看的相关资料，觉得scan模式下对时钟树做balance会插入buffer和inv，从而增加芯片的面积和功耗

登录/注册后可看大图

15971239608 · 发表于 2025-10-21 11:34:06

我是从事数字设计这一块，主要是担心在scan模式下对时钟树做balance，会插入大量的buffer和inv，从而增加面积和功耗

登录/注册后可看大图

zengjia1106 · 发表于 2025-10-22 17:38:20

15971239608 发表于 2025-10-21 08:59
hold问题不是可以通过加latch 解决吗？

hold加latch，一点成本意识都没有，每个DFF都加一个latch？latch的size基本上占DFF的一半！那还有功耗呢？

15971239608 · 发表于 2025-10-23 13:17:27

zengjia1106 发表于 2025-10-22 17:38
hold加latch，一点成本意识都没有，每个DFF都加一个latch？latch的size基本上占DFF的一半！那还有功耗呢 ...

不是每一个DFF都加，只是在clk1和clk2连接处的那两个寄存器之间加

zengjia1106 · 发表于 2025-10-23 13:34:32

15971239608 发表于 2025-10-23 13:17
不是每一个DFF都加，只是在clk1和clk2连接处的那两个寄存器之间加

如果两个时钟域只有一个信号交互，那为什么要把两个时钟做成同步时钟呢，CTS得大出来多少？功耗和面积都是白白的浪费。信号打两拍，也不用担心什么setup和hold问题。

15971239608 · 发表于 2025-10-23 13:43:27

zengjia1106 发表于 2025-10-23 13:34
如果两个时钟域只有一个信号交互，那为什么要把两个时钟做成同步时钟呢，CTS得大出来多少？功耗和面积都 ...

我的意思是scan chain上，先把clk1的寄存器全部串在一起，然后再把clk2的寄存器串到这个chain上去，这样的话就只用在寄存器的交接处插入一个latch 去修hold

账号		自动登录	找回密码
密码			注册

[讨论] scan模式下时钟树可以不做balance吗？这样会导致什么问题吗？