如何高效提取数字电路关键路径的简化SPICE网表用于时序验证？

chen_or_KKK

大家好，标准库设计的数字电路，STA找到一条关键路径，因为涉及到了自定义的库，所以PR后想用SPICE仿真关键路径时序。 现在的问题是，如果我对全网表进行仿真，这条关键路径不一定会在我的激励中翻转。因此有没有办法单独对这条路径进行spice仿真？

我主要的考虑是，从大的netlist中抽取一部分spice 网表，是不是寄生参数和连接关系很难搞定的？ 有没有简单一点的flow

求大佬分享经验，谢谢！

omityoung

pt, innovus都可以写出指定timing路径spice去仿真