LVDS Buffer上方电流镜总是不饱和

acroX

我采用的结构如下图，两个反相器输入端为1.25V的DC工作点，输出通过VCM想强制在1.25V，供电电压为1.8V，但反相器上方的PMOS电流镜总不饱和，请问这是什么原因呢？我实在想不到问题出在哪，请大佬们指点一二。

暖阳

你尾电流源给的电流是不是给小了，你看右边接实际1.25V电压的时候流过的电流×两倍，应该是你实际需要的电流把，但是为啥会2.6m这么大， 你是不是管子尺寸设计错了，真的CMFB不需要很大的增益，基本上4050dB 就很够了

暖阳

而且还有一个问题，你1.25V这个数是怎么设计出来的，你的输入时N管啊，1.25V是源，你的输入电压范围就是在VDD附近吗，你这直流点设置的也不太合理吧

hehuachangkai

1.仿真bench P1D P2D连接方式和你论文里的不一致，注意交叉；
2.VCM太高了

Slience-xsw

M3 M4用的是NMOS管，

frenkieyang

   

hehuachangkai 发表于 2025-10-15 09:08
1.仿真bench P1D P2D连接方式和你论文里的不一致，注意交叉；
2.VCM太高了

上面一对如果用PMOS，那这么接没问题

frenkieyang

看下各个管子的尺寸，如果要出3.5mA电流的话，每个管子的尺寸要仔细设计并且会很夸张

frenkieyang

   

暖阳 发表于 2025-10-15 08:59
而且还有一个问题，你1.25V这个数是怎么设计出来的，你的输入时N管啊，1.25V是源，你的输入电压范围就是在V ...

1.25V应该是LVDS协议规定的

acroX

   

frenkieyang 发表于 2025-10-15 09:50
看下各个管子的尺寸，如果要出3.5mA电流的话，每个管子的尺寸要仔细设计并且会很夸张 ...

您好，我目前是在CMFB模块中尾电流源采用3.3mA，差动管采用350nm进行大gm设计，上方的电流镜给的Vov也在200mV左右，通过各自电流镜偏置给到LVDS Buffer模块，我计算了下前向的输入信号是一对差分高电平在1.7V，低电平为0，中心电平为1.25的方波，感觉和LVDS模块也能匹配的上，就是不清楚为什么LVDS上方的PMOS为什么一直截止。

acroX

   

暖阳 发表于 2025-10-15 08:56
你尾电流源给的电流是不是给小了，你看右边接实际1.25V电压的时候流过的电流×两倍，应该是你实际需要的电 ...

我是这么想的，确实CMFB增益只需要40~50dB即可，由于LVDS Buffer的协议需求是1.25的中心电平，350mV的摆幅，流经一个100ohm电阻，那么就需要3.5mA的电流给到Buffer模块，我就可以通过设计CMFB模块为3.5mA并通过各自的PMOS偏置来实现LVDS Buffer处的大电流需求，我看原文献里的功耗也要消耗9.6mA，所以认为这样没有问题。