如何根据小数分频器输出信号反推小数锁相环输出信号相位噪声

户下之羽

如题

后仿发现带ESD的PAD驱动能力不够，无法拖动模块内96M信号正常输出(当时考虑数字PAD可能会有整波效果，出来的波形可能是特别正的方波，影响测量jitter，因此使用了foundry提供的模拟PAD，后续后仿发现更糟糕，模拟PAD所需驱动能力过大，无法正常输出高频时钟波形)，但目前已经投片，只能寄希望于小数分频器输出信号(频率和fref接近)的这个信号进行大致反推了，该分频输出信号后仿结果带模拟PAD是正常的，请求各位大佬能否帮帮忙，看看我这种案例如何根据小数分频器输出信号反推小数锁相环输出信号相位噪声(如果小数杂散存在反推的方法也请各位大佬指点一下)，十分感谢！

户下之羽

请求各位大佬帮忙，还挺急的

迷路大脸猫

vco输出频率很高，直接输出到PAD需要很高的代价，对于一些内置pll的芯片，只是测试pll的话，都是把vco整数分频后再输出到pad来间接测量。

户下之羽

   

迷路大脸猫 发表于 2025-10-13 09:16
vco输出频率很高，直接输出到PAD需要很高的代价，对于一些内置pll的芯片，只是测试pll的话，都是把vco整数 ...

麻烦问一下间接测量后如何反推出上述性能指标(例如相噪声和小数杂散)呢，谢谢大佬

fallangel

兄弟，必须强壮有力的输出buffer 驱动才能外部测量，难道做之前不仿真吗？ 几个G的都可以测，前提是输出起码要驱动一个SMA头，50欧姆负载。

户下之羽

   

fallangel 发表于 2025-10-20 11:26
兄弟，必须强壮有力的输出buffer 驱动才能外部测量，难道做之前不仿真吗？ 几个G的都可以测，前提是输出起 ...

事已至此已经没办法了，主要可能还是ESD影响了驱动，我这个BUF带片内1mm寄生加屏蔽线都没问题的，这个仿过；如果带了驱动(不管是自己加的BUFFER还是直接连数字PAD自带的BUFFER)的话相当于还是给我的输出波形整形(滤波)了这个小数杂散出来也没啥意义啊

lyq15891055135

pn的话应该是分频后的pn比分频前小20lg（N），N是你的divide ratio