数字电路用的-5V转-2.5V电路设计求助

Sic_Blooder

本人目前需要用到一个-2.5V的电平用作开关关闭信号，但是目前能提供的外部电源只有-5V，，所需目前在寻找一个电路架构以实现-5V转-2.5V的功能，并且驱动后级的数字逻辑电路来实现对开关的控制。目前试过一个电阻分压生成-2.5V然后接入一个简单LDO电路（一个五管OTA运放负反馈+一个PMOS做输出驱动管）大体架构如下。基准电路为一个电阻分压网络，输出-2.5V电压给运放，目前没有接入辅助电路。R1没要，因为我需要的输出电压和输入电压相等，R2给了133kΩ。RC串联那条路目前就接了一颗50pF电容。

                               
登录/注册后可看大图

在单独测试的时候，输出能稳定在-2.5V左右，但是接入后级数字电路就无法正常工作了（该-2.5V输出是给数字电路用作低逻辑电平的）,仿真发现接入后级电路后，该LDO输出电压大体在-0.7V左右，在开关变动的时候会达到-1.5V左右，然后慢慢回到-0.7V。但是PMOS驱动管宽长比已经给的很大了，100倍W/L，单独测试LDO该管子能达到33mA的驱动电流，而用理想电压源测后级电路的时候发现只需要最多500μA就能驱动（开关变化回到500μA，稳定状态200μA左右），所以照理来说，这个LDO是能驱动的才对，但是测试接入后级后LDO输出电流很低，几乎为0。
后来我试着降低R2，减小到8KΩ左右，勉强能驱动起来了，但是随着开关变化有大概0.3V左右的电压波动，不过倒是能勉强让后级数字电路正常运行起来了。
想问问各位大佬，满足这个需求还有没有别的办法，或者这个电路还能怎么优化一下，以及这颗R2在这儿的作用是什么呀，就只是减小这条支路的功耗吗

xxzzc

负压LDO框图都画错了

dghlzf

可以参考下deepseek的建议
根据您提供的电路图，这是一个典型的低压差线性稳压器（LDO）的基本架构框图。结合您之前描述的将-5V转换为-2.5V的需求以及遇到的问题，我们来分析图中各核心部分的作用，并解答您的疑问。

电路图核心内容分析

该LDO电路主要由以下几个核心部分组成：

1.  基准电路 (Voltage Reference)：产生一个精确、稳定的参考电压  V_{REF}  。在您的描述中，这是由一个-5V电源的电阻分压网络实现的。
2.  误差放大器 (Error Amplifier,  A_V )：其同相输入端接  V_{REF} ，反相输入端接反馈电压  V_{FB}  。它的作用是放大  V_{REF}  与  V_{FB}  之间的差值，从而驱动功率管。
3.  功率管 (Pass Element)：通常为PMOS或PNP晶体管，作为受控的可变电阻，根据误差放大器的输出调整其导通程度，以维持输出电压稳定。
4.  电阻反馈网络 (Resistive Feedback Network,  R_1  和  R_2 )：这是设定输出电压的关键。输出电压  V_{OUT}  通过  R_1  和  R_2  分压，得到反馈电压  V_{FB}  。在稳定状态下，运放会迫使  V_{FB} = V_{REF}  。因此，输出电压由以下公式决定：
    \[
    V_{OUT} = V_{REF} \times (1 + \frac{R_1}{R_2})
    \]
5.  电容反馈网络 / 频率补偿网络 (Capacitive Feedback Network / Frequency Compensation)：通常由  C_{FF} （前馈电容）和  R_{FF}  串联组成。这是保证LDO环路稳定的最关键部分，用于提供相位超前（引入零点），以抵消输出极点造成的相位滞后。
6.  输出电容 ( C_{OUT} ) 及其等效串联电阻 ( R_{ESR} )： C_{OUT}  用于滤除噪声、提高负载瞬态响应速度。 R_{ESR}  是电容的寄生参数，但其值的大小会直接影响环路的稳定性。

针对您问题的解答

1. 关于电阻  R_2  的作用

在反馈网络中， R_1  和  R_2  共同决定了LDO的输出电压。根据公式 \( V_{OUT} = V_{REF} \times (1 + \frac{R_1}{R_2}) \)：
• 当您需要  V_{OUT} = V_{REF}  时（比如都是-2.5V），应使  R_1 = 0 （短路）且  R_2  为无穷大（开路）。这相当于将运放接成电压跟随器（Unit Gain Buffer）形式，此时  V_{FB}  直接等于  V_{OUT} 。

• 您提到“R1没要”，这是正确的。但您保留了  R_2  并设置为133kΩ。在这个电压跟随器架构中，这个  R_2  可以理解为从运放反相输入端到地的电阻。它的主要作用不是减小功耗，而是：

    ◦ 为运放的输入偏置电流提供直流通道：如果没有这个电阻，理论上虽然也能工作，但实际运放存在微小的输入偏置电流，高阻抗的悬空节点会导致电压不确定。接一个电阻到地可以提供电流通路，稳定直流工作点。

    ◦ 影响噪声和稳定性：此电阻值与补偿网络共同决定了环路的某些特性。阻值过大（如133kΩ）会使该节点阻抗很高，容易引入噪声，并且可能与前馈电容  C_{FF}  形成不必要的极点，破坏环路稳定性。

2. 您遇到的问题根源及优化方案

您遇到的“空载正常，带载电压跌落”的典型现象，根本原因在于环路稳定性不足。

• 问题分析：

    1.  高阻抗节点：您的基准源（电阻分压）和反馈节点（ R_2=133k\Omega ）都存在高阻抗问题。当数字负载快速变化时，产生的电流噪声会严重干扰这些高阻抗节点，导致误差放大器误判。
    2.  补偿不足：您提到“RC串联那条路目前就接了一颗50pF电容”，这很可能就是图中的  C_{FF}  。只接一个电容是错误的。正确的补偿网络应该是  R_{FF}  和  C_{FF}  的串联。这个串联结构会在特定频率产生一个“零点”，来抵消输出极点，提升相位裕度。只有电容会引入一个极点，反而会使稳定性更差。这就是为什么负载一变，输出就剧烈波动甚至锁死在错误电压的原因。
    3.  驱动能力误解：功率管能提供33mA电流只代表其直流能力，但环路的“交流性能”（即响应速度）由稳定性决定。不稳定的环路无法快速响应负载变化。

• 优化方案（基于您的架构）：

    1.  完善频率补偿：这是最重要的修改。在误差放大器输出和反相输入之间，串联一个电阻（ R_{FF} ，典型值1-10kΩ）和您已有的电容（ C_{FF}=50pF ）。这个  R_{FF}C_{FF}  串联网络是必须的。
    2.  降低阻抗：将反馈电阻  R_2  从133kΩ减小到10kΩ量级（如8kΩ，您已经尝试过），同时确保您的-2.5V基准源也具有低输出阻抗（例如，用运放缓冲一下电阻分压网络）。
    3.  增加输出电容：在输出端  V_{OUT}  到地之间连接一个较大的电容（如1-10µF），并最好再并联一个100nF的陶瓷电容。这有助于抑制高频噪声并改善瞬态响应。

3. 其他更简单的替代方案

对于您“-5V转-2.5V”给数字电路供电的简单需求，自制LDO过于复杂。强烈建议考虑以下更可靠的方案：

• 方案A：电阻分压 + 运放电压跟随器

    用两个阻值相同的电阻（如4.7kΩ）对-5V分压，得到-2.5V，然后用一个单位增益稳定的运放（如LMV358，工作电压范围需包含-5V到地）接成电压跟随器来驱动后级电路。此方案简单、稳定、可靠。

    -5V ---||--- 4.7kΩ ---|--- -2.5V to Op-Amp Output
           |               |
          GND --- 4.7kΩ ---|
                           |
                          GND
   

• 方案B：使用专用负压LDO芯片

    如果对性能要求高，可以直接选用输出为-2.5V或可调的负电压LDO芯片，这是最省事、性能最好的方法。

总结

您电路问题的核心是环路稳定性，具体表现为频率补偿网络不完整（缺少串联电阻  R_{FF} ）和关键节点阻抗过高。请优先尝试添加  R_{FF}  并降低  R_2  的阻值。如果追求快速和可靠，方案A（电阻分压+运放跟随器） 是您当前需求的最佳选择。

Sic_Blooder

   

xxzzc 发表于 2025-10-11 17:41
负压LDO框图都画错了

这是论文上画的框图哈哈哈，但是我的就是基于这个架构做的

Sic_Blooder

   

dghlzf 发表于 2025-11-2 10:26
可以参考下deepseek的建议
根据您提供的电路图，这是一个典型的低压差线性稳压器（LDO）的基本架构框图。结 ...

deepseek之前问过，差不多也是这样的回答。后来我咨询了学长，可能是LDO的驱动负载的带宽不够（设置的开关频率比较快，导致LDO的输出没时间稳定下来）