smic的.18BCD工艺，P50ckt在DRC时遇到两个报错，希望有懂的大佬解决一下下，拜托了

学不够的阿兴

第一个报错：Space between LV NW and MV NW at same net        ≥        0.73        um。

第二个报错：NW layer must be inside DG or outside DG entirely exclude IOMK region。是在p50_ckt外面打了guard ring，然后用NW包裹后出现的两个报错（不用NW包裹会报其它错误）。个人猜测两个错误是有关联，可以同时解决的。

                               
登录/注册后可看大图

                               
登录/注册后可看大图

希望有大佬可以帮忙解决一下，拜托了！！！

Faxing

解决了吗，遇到一样的了

shanklin

   

Faxing 发表于 2025-9-27 11:06
解决了吗，遇到一样的了

这个问题用DG层把guardring也完全圈住应该可以解决。

Faxing

   

shanklin 发表于 2025-9-27 11:25
这个问题用DG层把guardring也完全圈住应该可以解决。

还真行！感谢大佬