设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数模混合设计Using the VHDL-AMS Language

123 / 3 页下一页

发新帖

楼主: sysclock

数模混合设计Using the VHDL-AMS Language

发表于 2009-10-28 20:34:52 | 显示全部楼层

据说好的？

回复支持反对

发表于 2009-10-28 21:07:50 | 显示全部楼层

多谢楼主分享啊，，，，

回复支持反对

发表于 2009-12-15 21:43:27 | 显示全部楼层

不错下来看看····

回复支持反对

发表于 2010-3-29 11:34:29 | 显示全部楼层

谢谢分享啊

回复支持反对

发表于 2010-3-29 21:05:16 | 显示全部楼层

very good material

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-6 13:16:47 | 显示全部楼层

Thanks a lot!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-21 18:36:46 | 显示全部楼层

不错下来看看····

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-21 07:19:16 | 显示全部楼层

Merci beaucoup!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-7-1 21:06:20 | 显示全部楼层

thanks for your sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-7-1 21:07:50 | 显示全部楼层

Verilog 和 VHDL有什么分别？

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-15 09:47 , Processed in 0.023465 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表