在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 244|回复: 1

[求助] PIPELINED ADC设计过程中的疑惑求大神解答

[复制链接]
发表于 前天 15:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 纪念殿下臣 于 2025-9-1 15:58 编辑

       菜鸟目前在设计一个2.5bit/stage的pipelined ADC,在仿真ADC动态性能的时候产生了一个疑问,就是pipelined ADC给出每级的数字码输出以后需要将这些数字码乘上或者除上级间增益来对齐得到最终的二进制输出,但是实际的级间增益是通过怎么仿真得到的呀?就是图中Gn-1倒数的实际值,毕竟存在寄生电容等一些因素会造成每一级的增益都不精确为4。目前在仿真过程中是使放大器的闭环增益略微小于4的,而在获得实际Gn-1倒数的时候我是扫描闭环放大器过零点的直流增益,不知道这样对不对。。求大神解答

       我现在的目的是想看一看在校准ADC之前能达到多少有效位数。

捕获.PNG
 楼主| 发表于 昨天 13:15 | 显示全部楼层

回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-3 10:56 , Processed in 0.013496 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表