时钟树综合问题

桦桦 · 发表于昨天 11:15

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由桦桦于 2025-9-1 19:36 编辑

请教一下各位大佬，请问前端设计中分频时钟模块是将分频后的时钟MUX多选一后输出的，应该如何去创建时钟并设置各时钟之间的关系呢？

刮痧永不嫌多 · 发表于昨天 13:08

本人小白，回答不一定正确，我的前辈在这方面教我们统一使用频率最快的时钟，如果最快的时钟能综合成功，那么慢的时钟一定能成功

疯子凯凯凯 · 发表于昨天 13:20

同一个pin创建不同的时钟，然后physically_exclusive声明一下

Challensys · 发表于昨天 16:47

标题有点歧义了，问的是 CTS 还是 SDC？

桦桦 · 发表于昨天 19:40

Challensys 发表于 2025-9-1 16:47
标题有点歧义了，问的是 CTS 还是 SDC？

之前的图片好像看不到，补了一张图片，前端在sdc里面把分频时钟定义到了红圈的地方，不加别的约束或cts设置时，CTS时时钟树结构非常混乱，按照图片里的结构是不是可以在clk_out这里重新定义一个时钟？

林冬一 · 发表于 5 小时前

首先要确认这几个分频电路是都没有驱动其他任何逻辑了，如果只是用来分频，分频后的时钟只有经过最后一个mux后才驱动后级寄存器，那么直接在最后一个mux的z端定义最高频即可。如果不是这种情况，定义要麻烦许多

账号		自动登录	找回密码
密码			注册

[求助] 时钟树综合问题