关于FVF的疑惑

mqqqqq

如图是一个FVF的结构图，先只考虑右半边蓝色部分的环路。我的疑惑是，如果VFB节点作为主极点的话，那整体的GBW不是应该会被输出节点这个次主极点（gmc/CL）限制住吗，那这不是实际带宽是比SF低的吗？还有就是这种结构和我去做一个多级的EA，EA最后一级用SF，这两者有什么本质的区别呢？请教大家了。

ol0930

右边的蓝色部分-FVF自己是一个闭环，开环状态下输出节点阻抗确实近似于1/gmc，这一点跟普通的SF是相同的；
但是闭环状态下，输出节点阻抗收负反馈影响，降低了一个本征增益，所以闭环状态下的SSF的输出极点频率是要比普通的SF的输出极点频率要高的；

mqqqqq

   

ol0930 发表于 2025-8-31 14:00
右边的蓝色部分-FVF自己是一个闭环，开环状态下输出节点阻抗确实近似于1/gmc，这一点跟普通的SF是相同的；
...

请教一下，这个意思是，响应是和输出节点极点相关而不是环路GBW相关吗？在低频的时候我可以理解FVF环路增益很高，可以把输出阻抗压下来；但是高频的时候，环路增益掉下来了，这样输出节点阻抗应该又上去了吧。

hjjjjy

Mpass栅极作为主极点就是会有这个问题，一般是把输出CL作为主极点，loop gain做小，增加带宽；同时Mpass栅极电容小，SR会好一点。

veri·1Warren

试过fast loop的MPASS大尺寸+共源共栅，反馈loop用折叠共源共栅，但是loop变得很难补偿

ericking0

SF本质是开环应用，不存在带宽的概念；
FVF Mpass点和输出点，算是一个两级系统，肯定会有响应不过来的情况；
你最后的EA用SF输出级那个问题感觉问的有问题；和FVF比较的语境下，SF就是开环的SF；别和别的闭环情况搞混了；

爱的战士

输出环路单独是一个小环，VFB影响不到小环。所以输出环路的带宽不受OP环路的限制。

迷路大脸猫

跟EA最后一级用SF的区别是负载调整率