想请问对于clock tree的功耗

frank1249

大家好想请问对于clock tree的功耗(innovus)
1. transition过严会导致加入过多的inv, 导致静态功耗(leakage)变大, 但是本来如果transition比较差会有short current动态功耗的影响应该更大(动态占比比静态大?)? 通常来说transition变严只要不要过度对于总功耗其实是节省的?

2. clock tree上的cell增加对于静态IR的影响会很大吗? 理论上clock tree主要关注动态IR即可?

3. 是否有办法能在长clock tree时避免skew太接近时的动态IR, 有点像是动态IR aware的CTS? 通常实务上如何提升迭代效率? 还是只能就是先跑完再会去place阶段补多一点decap或padding?

4. decap cell的leakage是否通常比一般logic cell大? PPA考量时会去儘量在动态IR满足的情况下减少decap的数量? 是否会依照动态IR状况将decap换成一般的filler?通常会如何做? 谢谢