设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 请教问题：vcs仿真的时候卡在recompiling module ...
返回列表 发新帖
查看: 175|回复: 0

[求助] 请教问题：vcs仿真的时候卡在recompiling module

[复制链接]
zzone
发表于 昨天 17:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
新装的vcs2023.12-SP2跑仿真的时候终端输出到recompiling module xxx的时候就卡住了，不再有任何输出，如下图，只有Ctrl+C杀掉

                               
登录/注册后可看大图

查看进程发现是vcselab卡住了，如下图

                               
登录/注册后可看大图

不知有哪位碰到过相同的问题，请不吝赐教，感谢！

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-28 05:33 , Processed in 0.043142 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表