請教如何降低Ring Osc 的 Kvco並優化phase noise

wawafishg

各位前輩好
上面的電路圖是我的Ring Osc的delay cell，我接了五級delay cell，不過Kvco太大了 Phase noise也非常不好，想請問各位有沒有辦法降低Kvco，並提升phase noise，謝謝

(delay cell參考 https://www.researchgate.net/pub ... d_Sensor_Interfaces)

zhanweisu33

传统CP结构调到极限，就该换架构了

wawafishg

   

zhanweisu33 发表于 2025-8-15 08:09
传统CP结构调到极限，就该换架构了

您好 感謝您的回覆
我預計要做可以涵蓋360MHz~420MHz的VCO，請問可以依據您的經驗提供架構/paper/關鍵字做為參考嗎，謝謝

斜阳草树

降低KVCO可以考虑在M7的源极串一个电阻

iboywade

vout处加个小电容，多串几级，减小偏置电流，减小反相器尺寸很多方法的

nanke

降kvco->减小vtune到i vco的增益。 提升phase noise ->加大vco电流。

tanborui123

对于ring本身我感觉真的没有太多实用的办法去降低phase noise，降低KVCO好说，你这个结构可以直接退化一下NMOS的gm减小V2I的增益，而噪声本身只能说频率和功耗就是最大制约了，如果不采用比如注入锁定之类的方法话

ipmsn5

器件的L太小了，0.18um，如果工作在几百个MHz，建议换成 L= 0.3um~ 0.4um之间。
电流源的L也太小了，对PSRR不好
增加L可以有效降低Kvco