版图去耦问题、后仿真非理想因素、多个地如何物理隔离

gkj

1.版图面积有限，添加合适面积的去耦电容后电源纹波不能满足要求，能否在PCB上串联电感降低纹波？

2.后仿真中应该考虑的非理想因素有哪些，应该如何设置？键合线电感是否主要对电源产生影响，输入交流信号和输出信号是否需要考虑键合线电感，有何影响？
3.版图多个地之间如何实现物理隔离？使用DNW即NMOS器件外包P保护环，在P保护环外侧加N保护环，下方加DNW；使用PSUB即用PSUB隔离两个P保护环（两块P区）。我这样理解正确么？
恳请大家多多赐教。