版图去耦问题、后仿真非理想因素、多个地如何物理隔离

gkj

1.版图面积有限，添加合适面积的去耦电容后电源纹波不能满足要求，能否在PCB上串联电感降低纹波？

2.后仿真中应该考虑的非理想因素有哪些，应该如何设置？键合线电感是否主要对电源产生影响，输入交流信号和输出信号是否需要考虑键合线电感，有何影响？
3.版图多个地之间如何实现物理隔离？使用DNW即NMOS器件外包P保护环，在P保护环外侧加N保护环，下方加DNW；使用PSUB即用PSUB隔离两个P保护环（两块P区）。我这样理解正确么？
恳请大家多多赐教。

gkj

顶顶顶

nanke

你的问题在模电书上都能找到答案，推荐看sansen的那本  1. 不能，会恶化，因vdrop=IR=di/dt*L，封装层面可考虑内封电容，多打bonding线或者多出ball，pcb层面可用纹波小的ldo，去耦电容靠近pcb  2.不属于后仿真的范畴，属于封装层面SIPI仿真，可以借助对应建模工具抽S参数，如无bonding线可按1nH/mm估算，电源地和信号等都要考虑。 3)DNW可以找书看，不是保护环，更像是碗底的坑。