在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 268|回复: 2

[求助] PLL Buffer

[复制链接]
发表于 昨天 15:15 | 显示全部楼层 |阅读模式
100资产
目前在设计测试PLL的输出BUFFER上存在选择结构的疑惑,我看大部分Buffer都使用反相器链驱动的buffer,但是反相器链驱动的buffer不是会影响rise time 与 fall time,这样频谱分析仪看到的phase noise 与 Jitter 值就不准了,还是要用sourse follower buffer?

发表于 昨天 15:56 | 显示全部楼层
仔细设计反相器buffer,增加的jitter足够小的话,基本不影响测试
 楼主| 发表于 昨天 16:39 | 显示全部楼层
但是還是會有差異,使用Source follower 會比較好嗎?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-31 16:25 , Processed in 0.015109 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表