PLL Buffer

ericokkyy

目前在设计测试PLL的输出BUFFER上存在选择结构的疑惑，我看大部分Buffer都使用反相器链驱动的buffer，但是反相器链驱动的buffer不是会影响rise time 与 fall time，这样频谱分析仪看到的phase noise 与 Jitter 值就不准了，还是要用sourse follower buffer?

zhanweisu33

仔细设计反相器buffer，增加的jitter足够小的话，基本不影响测试

ericokkyy

但是還是會有差異，使用Source follower 會比較好嗎?

xuxinyu001

反相器连接，简单粗暴，不用考虑太多的因素，设计得当推个2G也不是什么大问题。但在上升下降沿确实会引入电源噪声，并且由于是推片外，尺寸和级数都不小。级数越多引入的电源噪声越多，尺寸越大，本身引入的附加抖动也就越大。
source follower buffer不好设计，要考虑的因素比反相器多，其中最重要的一点是阻抗匹配。一个没设计好，可能摆幅很小甚至最终连信号都看不到。当然，好处就是相对来说可以推更高速率的时钟，以及引入的附加噪声就会比反相器小。

nanke

用干净的电源，上升下降时间做小，最好能做阻抗匹配和调节减小反射。

孤独的男巫

用来测试的buffer还是用cml逻辑吧，当然和你时钟速率相关啦