数模混合仿真太慢了，大家都是什么工具，什么方法做的仿真？

xiaohuangyi

有办法，把design 导成verilog A/systemverilog ，然后稍微改一改, 进行仿真吗？ 毕竟数模混合仿真，对精度要求不一定有那么高

onlyzjj

要么用语言替换更多一点的模拟模块，要么用APS等加速，好像最新版本的FX快很多

zqp991224

VCS+XA

zqp991224

VCS+XA

fatcat1205

Verilog-A和SystemVerilog模型都是定制化的，没有自动工具能做转化。而且Verilog-A写不好比电路还慢。

我是用Cadence家的工具。BLE的SoC跑PMU上电大概2个小时，Active->Sleep->Active模式转化大概7个小时。其中PMU基本上是全Schematic，里面的SIMO-DCDC是个定制的AMS混合模型，保证整个电流通路都是模拟信号。
如果是纯数字模拟器的DMS仿真，PMU是SystemVerilog模型，那么大概就是2分钟左右。