高精度高线性度 ADC 驱动 Buffer设计

Jr_ong

有需求需要在90nm工艺下设计一个全差分输入buffer驱动ADC，±2Vpp，4M时钟，3p的负载电容，sfdr＞120dB。

目前采用电阻反馈的形式，opamp采用了两级➕miller cap，也考虑到了doublet取消了调零电阻换成了烧电流，但最高也只做到了110dB，继续加电流提升Gain和βGBW也没办法提高SFDR，求各位佬指点一下方向。或者有没有什么高见的论文可以参考的。


吐槽：按说120dB的SFDR应该也不少见啊，网上怎么像样的论文一篇都找不到，只看得到关于高速的Super source follower。

ericking0

   

Jr_ong 发表于 2025-7-31 15:16
是的前辈，目前我前端有放大，buffer增益=1，那这样就不用考虑res的非线性了吧...

我想了想，您提到的MC ...

reference buffer和input buffer的paper的确不多，ADC可以玩各种花活，好发paper；
buffer这玩意儿大部分是体力活，只能一点点琢磨慢慢磨，顶多搞点微创新，不好发paper的；

Jr_ong

欢迎看过的佬们给点儿思路哇！！

赵壮小可爱

频谱图看看~

Jr_ong

   

赵壮小可爱 发表于 2025-7-28 15:13
频谱图看看~

频谱图以及某个点的setting过程附上！！！

ericking0

你这100+的SFDR可能都是假的，POLY电阻衬底的电压系数都没这么高；莫非你用的MFR？
按理说除了音频装B以外，其他应用应该没这么高的SFDR需求；
要么回去和架构掰扯一下降降指标？

Jr_ong

   

ericking0 发表于 2025-7-29 08:59
你这100+的SFDR可能都是假的，POLY电阻衬底的电压系数都没这么高；莫非你用的MFR？
按理说除了音频装B以外 ...

跟前辈请教一下，假的是什么意思。
因为目前没有理论指导了，我调高βGBW和A0都没有效果，也是无头苍蝇这么调出来的，一跑PVT就寄了，我其实也不太相信我跑出来的这个参数。
另外，跟前辈请教下，怎么根据res的电压/温度系数去反推能得到的线性度呢？
这个Buffer指标这么高，确实是用于低频，leader让做这么高的指标是因为后级的delta sigma能做到SNDR=110+dB，不想我这里给block啦。

ericking0

   

Jr_ong 发表于 2025-7-29 09:59
跟前辈请教一下，假的是什么意思。
因为目前没有理论指导了，我调高βGBW和A0都没有效果，也是无头苍蝇这 ...

闭环的反馈路径上的线性度直接等效反映到闭环性能上面的；
poly电阻和下面bulk之间的压差的电场会影响poly中载流子，导致电阻变化，劣化线性度；
这种影响提高开环增益是没用的；
而且这种影响很多foundry的model里面是不会modeling的；所以仿不出来，所以你仿真出来的110dB是不可信的；
而且看你的样子估计也没有跑MC，加上MC性能还要掉一截；
其实超过90dB性能的情况，很多二阶小量的影响就冒出来了，做起来既麻烦又不可控，
所以我建议你直接去找拆指标的老兄battle一下，信号链路上指标这种东西要通盘考虑的；

Jr_ong

   

ericking0 发表于 2025-7-30 10:08
闭环的反馈路径上的线性度直接等效反映到闭环性能上面的；
poly电阻和下面bulk之间的压差的电场会影响pol ...

我查看了下当前仿真中闭环反馈路径上R1 R2的dc点，在不同dc下，R的阻值确实是在变化的，但变化只是ohms级别的，且在理想状态下，R1 R2各自两端的压差应该是相等的，即使偏也不会偏的特别多，因为R1 R2的一端相接，另一端分别是输入和输出，按理说该相等的。
如果考虑MC，opamp两端的跨接电阻阻值mismatch的话，确实这性能该打折了...我手动仿了下1%的mismatch，SFDR还+2dB，离谱吗？合理的是因为mismatch，dc直流的功率上来了；

现在的问题是不知道调哪儿，没有理论指导了，哪怕是二阶小量是哪里的二阶量我都是晕的。整个buffer除了res就是opamp和后面的采样开关和电容，目前采样开关是理想的，只是给了一个typical的Ron，忽略掉res、cap的mismatch，那就只剩下opamp了，想提高opamp的线性度从书上看就又回到了Aβ，可是调哪儿都没用呢，越调越低，Gainboost我也试了，挂上去毫无效果

主要也是新人，头说可以慢慢做，多琢磨琢磨，没给限死时间，所以这下是自己在磨，想看看能不能有提高，最后实在折腾不出来，只好喊他也接受了

还有个小问题，业界那么多号称20bit的高精度ADC都不需要前端的buffer的吗？怎么感觉相关的高精度buffer几乎没有呢......

spartan313

电源非理想性加了吗，比如噪声，Bonding wire rlc 模型，另外，电源有用LDO 吗，psr 是多少
需要考虑一下