在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 737|回复: 21

[求助] 高精度高线性度 ADC 驱动 Buffer设计

[复制链接]
发表于 5 天前 | 显示全部楼层 |阅读模式
500资产
有需求需要在90nm工艺下设计一个全差分输入buffer驱动ADC,±2Vpp,4M时钟,3p的负载电容,sfdr>120dB。

目前采用电阻反馈的形式,opamp采用了两级➕miller cap,也考虑到了doublet取消了调零电阻换成了烧电流,但最高也只做到了110dB,继续加电流提升Gain和βGBW也没办法提高SFDR,求各位佬指点一下方向。或者有没有什么高见的论文可以参考的。


吐槽:按说120dB的SFDR应该也不少见啊,网上怎么像样的论文一篇都找不到,只看得到关于高速的Super source follower。

点评

SFDR>120dB,天方夜谭!难!  发表于 4 天前
 楼主| 发表于 5 天前 | 显示全部楼层
欢迎看过的佬们给点儿思路哇!!
发表于 5 天前 | 显示全部楼层
频谱图看看~
 楼主| 发表于 5 天前 | 显示全部楼层


频谱图以及某个点的setting过程附上!!!
未命名图片.png
发表于 4 天前 | 显示全部楼层
你这100+的SFDR可能都是假的,POLY电阻衬底的电压系数都没这么高;莫非你用的MFR?
按理说除了音频装B以外,其他应用应该没这么高的SFDR需求;
要么回去和架构掰扯一下降降指标?
 楼主| 发表于 4 天前 | 显示全部楼层
本帖最后由 Jr_ong 于 2025-7-29 10:16 编辑


ericking0 发表于 2025-7-29 08:59
你这100+的SFDR可能都是假的,POLY电阻衬底的电压系数都没这么高;莫非你用的MFR?
按理说除了音频装B以外 ...


跟前辈请教一下,假的是什么意思。
因为目前没有理论指导了,我调高βGBW和A0都没有效果,也是无头苍蝇这么调出来的,一跑PVT就寄了,我其实也不太相信我跑出来的这个参数
另外,跟前辈请教下,怎么根据res的电压/温度系数去反推能得到的线性度呢?
这个Buffer指标这么高,确实是用于低频,leader让做这么高的指标是因为后级的delta sigma能做到SNDR=110+dB,不想我这里给block啦。
发表于 3 天前 | 显示全部楼层


Jr_ong 发表于 2025-7-29 09:59
跟前辈请教一下,假的是什么意思。
因为目前没有理论指导了,我调高βGBW和A0都没有效果,也是无头苍蝇这 ...


闭环的反馈路径上的线性度直接等效反映到闭环性能上面的;
poly电阻和下面bulk之间的压差的电场会影响poly中载流子,导致电阻变化,劣化线性度;
这种影响提高开环增益是没用的;
而且这种影响很多foundry的model里面是不会modeling的;所以仿不出来,所以你仿真出来的110dB是不可信的;
而且看你的样子估计也没有跑MC,加上MC性能还要掉一截;
其实超过90dB性能的情况,很多二阶小量的影响就冒出来了,做起来既麻烦又不可控,
所以我建议你直接去找拆指标的老兄battle一下,信号链路上指标这种东西要通盘考虑的;

 楼主| 发表于 3 天前 | 显示全部楼层


ericking0 发表于 2025-7-30 10:08
闭环的反馈路径上的线性度直接等效反映到闭环性能上面的;
poly电阻和下面bulk之间的压差的电场会影响pol ...


我查看了下当前仿真中闭环反馈路径上R1 R2的dc点,在不同dc下,R的阻值确实是在变化的,但变化只是ohms级别的,且在理想状态下,R1 R2各自两端的压差应该是相等的,即使偏也不会偏的特别多,因为R1 R2的一端相接,另一端分别是输入和输出,按理说该相等的。
如果考虑MC,opamp两端的跨接电阻阻值mismatch的话,确实这性能该打折了...我手动仿了下1%的mismatch,SFDR还+2dB,离谱吗?合理的是因为mismatch,dc直流的功率上来了;

现在的问题是不知道调哪儿,没有理论指导了,哪怕是二阶小量是哪里的二阶量我都是晕的。整个buffer除了res就是opamp和后面的采样开关和电容,目前采样开关是理想的,只是给了一个typical的Ron,忽略掉res、cap的mismatch,那就只剩下opamp了,想提高opamp的线性度从书上看就又回到了Aβ,可是调哪儿都没用呢,越调越低,Gainboost我也试了,挂上去毫无效果

主要也是新人,头说可以慢慢做,多琢磨琢磨,没给限死时间,所以这下是自己在磨,想看看能不能有提高,最后实在折腾不出来,只好喊他也接受了

还有个小问题,业界那么多号称20bit的高精度ADC都不需要前端的buffer的吗?怎么感觉相关的高精度buffer几乎没有呢......




发表于 3 天前 | 显示全部楼层
电源非理想性加了吗,比如噪声,Bonding wire rlc 模型,另外,电源有用LDO 吗,psr 是多少
需要考虑一下
 楼主| 发表于 3 天前 | 显示全部楼层


spartan313 发表于 2025-7-30 16:04
电源非理想性加了吗,比如噪声,Bonding wire rlc 模型,另外,电源有用LDO 吗,psr 是多少
需要考虑一下 ...


目前指标都还没达到,这些非理性特性更是敢都没敢考虑呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 16:24 , Processed in 0.037706 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表