版图设计中加了I/O后一直出现LUP错误，也加了guard ring，还是解决不了，该怎么办啊

qiutj23 · 发表于 2025-7-28 13:06:30

您需要登录才可以下载或查看，没有账号？注册

×

实在不知道怎么改了，一般加电阻或者电源环地环就能解决了，可是现在加了保护环还是解决不了，不知道该怎么办了，求助各位大佬这种情况该怎么解决啊

qiutj23 · 发表于 2025-7-28 13:58:09

查了一下DRC规则文件，发现就是LU3(a)-(c)没有满足，可是这个要是满足的话，N/PMOS管之间距离>5um >8um的话那岂不是很浪费面积

leung258 · 发表于 2025-7-28 14:23:19

原则上就是要拉开一定的距离的，但是有些封装那边会自带防护，那么在layout这边的话，可以做一下操作来消除：利用高电阻层来对IO那边过来的线进行处理；这样就可以wave这个drc了。

qiutj23 · 发表于 2025-7-28 14:31:03

leung258 发表于 2025-7-28 14:23
原则上就是要拉开一定的距离的，但是有些封装那边会自带防护，那么在layout这边的话，可以做一下操作来消除 ...

您好，请问这个高电阻层是什么意思，是指在PAD和core之间的连线中间加电阻吗

sneaker华少 · 发表于 2025-7-28 16:27:08

qiutj23 发表于 2025-7-28 14:31
您好，请问这个高电阻层是什么意思，是指在PAD和core之间的连线中间加电阻吗 ...

最保险就是PAD和内部电路之间加200欧姆电阻（这个的问下设计可不可以加）或者按照DRC rule拉开（我觉得Pmos和nmos之间的OD距离是8也还好），要是这两种措施都不想用就把各自的ring加宽点连接充分点然后直接wave掉（wave的需要你们的负责人确认因为有风险）

qiutj23 · 发表于 2025-7-28 16:42:36

sneaker华少发表于 2025-7-28 16:27
最保险就是PAD和内部电路之间加200欧姆电阻（这个的问下设计可不可以加）或者按照DRC rule拉开（我觉得 ...

之前加了50欧姆的没什么用（是太小了吗），然后我们流片的时候是有面积限制的，我这个已经有点勉强了

而且来不及改了，至于ring，要加宽到多少啊，我觉得已经挺宽的了

aichilajiao · 发表于 2025-7-28 17:05:07

qiutj23 发表于 2025-7-28 16:42
之前加了50欧姆的没什么用（是太小了吗），然后我们流片的时候是有面积限制的，我这个已经有点勉强了 ...

加宽ring的作用不大，要么拉开距离解决DRC，要么加电阻后wave掉（加电阻有风险）如果时间和面积不允许的话和你们负责人沟通，让他确认怎么改

炮灰酱 · 发表于 2025-7-28 17:18:22

电阻还需要包上RES200，这层能骗过DRC的检查，所以有的特殊情况在和电路确认风险后可以加在小于200Ω的电阻上，但骗不过PERC

qiutj23 · 发表于 2025-7-28 17:34:12

aichilajiao 发表于 2025-7-28 17:05
加宽ring的作用不大，要么拉开距离解决DRC，要么加电阻后wave掉（加电阻有风险）如果时间和面积不允许的 ...

好的，谢谢你！

qiutj23 · 发表于 2025-7-28 17:35:07

炮灰酱发表于 2025-7-28 17:18
电阻还需要包上RES200，这层能骗过DRC的检查，所以有的特殊情况在和电路确认风险后可以加在小于200Ω的电阻 ...

是必须200Ω的电阻吗，因为我之前加了50Ω的还是没有解决

账号		自动登录	找回密码
密码			注册

[求助] 版图设计中加了I/O后一直出现LUP错误，也加了guard ring，还是解决不了，该怎么办啊