AMS仿真出问题

鹅鹅鹅丶

大佬们，我使用AMS仿真，使用verilog写激励，但是，输出的信号，毛刺很多，并且在VDD=1.2V时，低电平只能到两三百毫伏。请问应该怎么设置呢。但是激励改为使用电压源控制时就没有问题。是不是我的AMS仿真哪里设置出错了呢？

amodaman

查Interface Element（即IE界面）的定义，高电平和低电平到底是多少电压，都是IE定义里面写明的。

鹅鹅鹅丶

   

amodaman 发表于 2025-7-10 20:54
查Interface Element（即IE界面）的定义，高电平和低电平到底是多少电压，都是IE定义里面写明的。 ...

大佬，我设置了呀，还是不行呢

amodaman

可能要看到那些起作用的参数才算眼见为实。