低静态功耗，高负载电流LDO设计

fightshan

需求很简单，这个LDO正常情况下（state1）需要给数字模块提供30mA以上的供电，这时候LDO的静态电流基本上没有限制；数字sleep的情况下（state2）漏电2uA，LDO的静态电流也限制到1uA，请问有什么推荐的LDO结构可以完成这个要求？





也许这个LDO很难设计，有没有其他什么解决思路？

mmkyy

做成常规LDO + switching LDO 可以满足需求。常规LDO在state1 工作，switching LDO在state2工作。两个LDO并联，公用输入输出。
可以参考这个
https://bbs.eetop.cn/thread-988341-1-1.html

fightshan

   

mmkyy 发表于 2025-7-9 10:14
做成常规LDO + switching LDO 可以满足需求。常规LDO在state1 工作，switching LDO在state2工作。两个LDO并 ...

我有两个问题：
1，如果两个LDO并联工作，为什么我不做一个常规架构的LDO（静态1uA，供电几百个uA的也容易做出来），来和state1工作的正常LDO并联呢？
2. 我刚看了下这本书，里面提到switching LDO比较和驱动那里耗电比较多，那么是不是和我想要的1uA静态电流也有冲突呢？
所以请问您为什么考虑用用switching LDO和常规LDO并联呢？

sea11038

sleep时把LDO关掉，切换成用bandgap输出vref=1.2V直接供电

mmkyy

   

fightshan 发表于 2025-7-9 11:33
我有两个问题：
1，如果两个LDO并联工作，为什么我不做一个常规架构的LDO（静态1uA，供电几百个uA的也容 ...

swithing LDO的特点是比较简单，面积小，因为它是“准负反馈环路”，电路没有稳定性的问题，在不需要提供负载时，开关频率非常低，几乎没有，功耗做到1uA完全没有问题（只有比较器的功耗，且不用考虑速度）。如果不在意面积，做一个常规架构LDO也可以

fightshan

   

mmkyy 发表于 2025-7-9 13:34
swithing LDO的特点是比较简单，面积小，因为它是“准负反馈环路”，电路没有稳定性的问题，在不需要提供 ...

如果是常规LDO，虽然可以做，面积大一点，但是当两个LDO输出并联，全部工作的时候（小LDO相当于是always on的），在大LDO关闭/打开切换的过程中需要注意什么？两个反馈回路都工作，有没有啥问题？

mmkyy

靠state信号来切。同一时间只会有一个LDO工作。就算切换时间有ns级的overlap，也没有问题，主LDO会把小LDO给钳住

peterlin2010

   

fightshan 发表于 2025-7-9 11:33
我有两个问题：
1，如果两个LDO并联工作，为什么我不做一个常规架构的LDO（静态1uA，供电几百个uA的也容 ...

一般ldo 有工作电 , 推 30ma 输出能力 推最后 MOS 要不小 , 这类 OPA 不可能省电阿

一般会  opa + LDO 切换 , 省电时用小 opa buffer 去稳那电压 , 但输出很小 , 不用太准

fightshan

   

peterlin2010 发表于 2025-7-10 06:58
一般ldo 有工作电 , 推 30ma 输出能力 推最后 MOS 要不小 , 这类 OPA 不可能省电阿 一般会  opa + LDO 切 ...

我试了楼上说的switching LDO + 常规LDO并联，这个方法看起来确实可以，switching LDO在推小负载的时候仅需要一个功耗很低的比较器就可以，输出容易做到100mV以内的抖动，对于sleep模式的数字电路（电路是静态的，等待host的唤醒，IIC模块得上电）就是提供一点漏电几个uA级别的功耗罢了，不知道你们以前有没有遇到过这种需求，是怎么解决供电的。

peterlin2010

   

fightshan 发表于 2025-7-11 09:41
我试了楼上说的switching LDO + 常规LDO并联，这个方法看起来确实可以，switching LDO在推小负载的时候仅 ...

2 ldo  switch ..

1 low power ldo  + hi_power ldo