如何解决自偏置大电阻的问题

KioShiMa · 发表于昨天 10:52

本帖最后由 KioShiMa 于 2025-6-24 15:15 编辑

如图1所示为全差分折叠式cascode的输入端部分，目标是将该电路做成图2所示的全差分闭环。

自偏置是为了在闭环时，将输入端的直流电压拉到1/2VDD。现问题为，如果不加图1所示大电阻，会导致图2中Cin右边的输入直流电压为0，最终电路不能正常工作；但是加了图1的大电阻，一方面要考虑版图问题，另一方面要考虑噪声。有考虑过伪电阻的做法，但是伪电阻两端本身需要压差，如果图2这两个电阻的位置为伪电阻的话，一端为1/2VDD，另一端，即接输入端的电压又该如何定义？

各位大佬帮忙看下，感谢！