BGR的简并点仿真问题

wzmworld

   

Riching 发表于 2025-9-2 09:23
这还真不知道了，同事的共识是以tran为准，毕竟tran最符合实际工作过程，tran上电过程也和实际取一致。但 ...

条件都相同的。现在只是发现了带隙可能有简并点，后面还有buffer啥的，现在也还不能完全把问题定位到带隙上。

Halsone

对于问题2，贴近的话，出现失配有可能会存在另一个简并态，尤其是使用自偏置BG的情况

Riching

   

Halsone 发表于 2025-9-11 17:50
对于问题2，贴近的话，出现失配有可能会存在另一个简并态，尤其是使用自偏置BG的情况 ...

这种简并点不一定能稳定吧，DC看此时运放输入正负端压差大，只要有增益，应该还是会回到平衡态。或者只要能保证时域建立过程中，此处电压冲不到这个程度，这个简并点应该就被消除了。