在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 419|回复: 2

[讨论] 关于PLL中VCO输出接Buffer的问题。

[复制链接]
发表于 2025-6-16 16:06:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
      看到一些电路里面都会在PLL的VCO后面接Buffer整形,但是Buffer在输出端引入的新的负载电容导致实际频率下降的问题该如何解决呢?有大佬知道吗

      好不容易设计出频率范围符合指标的VCO然后仿真的时候由于这部分原因导致频率下降,大家都是怎么设计的呢,会考虑这部分的因素吗,又要怎么解决呢?
发表于 2025-6-16 16:56:46 | 显示全部楼层
开始做就要把负载电容考虑进去,特别是频率很高的时候。
怎么办?把这个考虑进去 重新调整LC呗
 楼主| 发表于 2025-6-17 15:46:52 | 显示全部楼层


taocloud 发表于 2025-6-16 16:56
开始做就要把负载电容考虑进去,特别是频率很高的时候。
怎么办?把这个考虑进去 重新调整LC呗 ...


好的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 00:21 , Processed in 0.015378 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表