在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 182|回复: 1

[求助] 模拟CIM中ADC设计时遇到的问题

[复制链接]
发表于 昨天 11:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计了一个用于多比特模拟CIM的单端输入10bit SAR ADC,另一端输入为C2C的计算结果。
f055cdf794e945e9418d1e0fc3931b6.jpg
动态比较器用的pmos输入的二级动态比较器

下载.png

问题是比较器在复位时,节点电压冲电至VDD,此时对输入管的寄生电容收到节点的影响,充电放电。

因此在比较器复位(节点建立)的时候,会对C2C的计算结果产生影响(升高mV级别),CDAC电容并联较多,影响忽略不计。从而导致ADC量化失败。

现在想避免这个影响,比较器输入管已经调到最小尺寸了,c2c的电容不能增大,不然会影响计算结果。由于是单端输入,也不能在比较器上用补偿。
求大佬给个好的建议
拜托拜托
发表于 昨天 13:40 | 显示全部楼层
蹲个看看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 08:54 , Processed in 0.013941 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表