在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: xq19901211

[求助] PLL PI功能

[复制链接]
 楼主| 发表于 2025-6-10 18:16:50 | 显示全部楼层
本帖最后由 xq19901211 于 2025-6-10 18:18 编辑


zigbee2005 发表于 2025-6-10 15:39
CDR, 小环路锁相,大环路锁频,你这是个CPRI SerDes里面的电路?


大环路为啥要用这两个PI?在这两个PI之前时钟已经给PD了,PLL锁定后,PD就能找到最好的时钟,不需要PI1和PI2

用于基站的
 楼主| 发表于 2025-6-10 18:18:28 | 显示全部楼层
本帖最后由 xq19901211 于 2025-6-10 18:41 编辑


joeount 发表于 2025-6-10 16:08
这是通信里面的CDR,PI是为了找到数据恢复最好的时钟;PI1是Coarse select,PI2是fine select;最后恢复的 ...


在这两个PI之前时钟已经给PD了,PLL锁定后,PD就能找到最好的时钟,不需要PI1和PI2

PD的输出就是恢复的数据
 楼主| 发表于 2025-6-11 14:28:30 | 显示全部楼层
看上去是spread spectrum,不确定具体有啥用,各位大佬帮指点一二!
发表于 2025-6-11 14:58:43 | 显示全部楼层
phase interpolator,相位插值?
发表于 2025-6-11 15:24:00 | 显示全部楼层
本帖最后由 gjfds 于 2025-6-12 08:06 编辑


xq19901211 发表于 2025-6-11 14:28
看上去是spread spectrum,不确定具体有啥用,各位大佬帮指点一二!


有可能是展频 或者实现小数分频,有一家ip经常这么干
 楼主| 发表于 2025-6-11 15:29:11 | 显示全部楼层


小胡好好学习 发表于 2025-6-11 14:58
phase interpolator,相位插值?


是的
发表于 2025-6-12 17:29:22 | 显示全部楼层
PLL Loop的Pi就是小数分频,否则可能存在频偏,导致CDR环路失锁
 楼主| 发表于 2025-6-12 20:15:52 | 显示全部楼层


gjfds 发表于 2025-6-11 15:24
有可能是展频 或者实现小数分频,有一家ip经常这么干


嗯,看上去第一个PI是小数分频,第二个PI是展频
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-2 07:25 , Processed in 0.018830 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表