两相非交叠时钟电路

LWang050327 · 发表于 2025-6-5 14:01:43

您需要登录才可以下载或查看，没有账号？注册

x

RT，这是understanding 那本书给出的时钟电路，小弟对它认识不深刻，只能一步一步画波形
我想请教一下各位前辈，我该怎么去分析它呢？（如何根据输入时钟得到输出的4路时钟，该怎么认识1 和 1D 是同一个上升沿等等）

shutiantian · 发表于 2025-6-5 16:40:26

clk上升沿跳变的时候，上面部分的与非门1输出会从高变低，但跳变到低的时间会受下面2D信号和delay影响。跳变之后的信号，经过延迟相同的反相器和与非门，经相同延迟的buffer输出，所以1和1D有相同的上升沿。但下降沿时，1D的输出相比1，多了一个delay，所以1D的下降沿在1之后。

acging · 发表于 2025-6-5 17:08:42

这种逻辑电路为主的，自己搭电路跑仿真最方便

chuchuang · 发表于 2025-6-6 08:59:26

都有电路了直接画出来跑仿真更直观

Toddyang · 发表于 2025-6-6 09:02:55

请问具体书名是什么呀

LWang050327 · 发表于 2025-6-6 10:25:01

Toddyang 发表于 2025-6-6 09:02
请问具体书名是什么呀

Understanding Delta-Sigma Data Converters

[求助] 两相非交叠时钟电路