在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 562|回复: 5

[求助] 两相非交叠时钟电路

[复制链接]
发表于 2025-6-5 14:01:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
非交叠时钟.png

RT,这是understanding 那本书给出的时钟电路,小弟对它认识不深刻,只能一步一步画波形
我想请教一下各位前辈,我该怎么去分析它呢?(如何根据输入时钟得到输出的4路时钟,该怎么认识1 和 1D 是同一个上升沿等等)

发表于 2025-6-5 16:40:26 | 显示全部楼层
clk上升沿跳变的时候,上面部分的与非门1输出会从高变低,但跳变到低的时间会受下面2D信号和delay影响。跳变之后的信号,经过延迟相同的反相器和与非门,经相同延迟的buffer输出,所以1和1D有相同的上升沿。但下降沿时,1D的输出相比1,多了一个delay,所以1D的下降沿在1之后。
发表于 2025-6-5 17:08:42 | 显示全部楼层
这种逻辑电路为主的,自己搭电路跑仿真最方便
发表于 2025-6-6 08:59:26 | 显示全部楼层
都有电路了 直接画出来跑仿真 更直观
发表于 2025-6-6 09:02:55 | 显示全部楼层
请问具体书名是什么呀
 楼主| 发表于 2025-6-6 10:25:01 | 显示全部楼层


Toddyang 发表于 2025-6-6 09:02
请问具体书名是什么呀


Understanding Delta-Sigma Data Converters
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 09:37 , Processed in 0.019459 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表