如何把数字逻辑变成芯片

wizard2006 · 发表于 2008-3-5 21:50:19

您需要登录才可以下载或查看，没有账号？注册

x

请问使用CADENCE的工具，把已经通过FPGA验证的纯数字逻辑变成asic，使用CADENCE的工具，还要经过那些步骤，使用那些点工具啊

zhang2000 · 发表于 2008-3-11 21:52:26

如果你的FPGA 设计是用逻辑图的形式设计的，用cadence 先把电路输入进去，不过离芯片还有很大的距离。

如果是verilog/VHDL 代码，那你用synopsys 比较好。

bandao · 发表于 2008-3-12 09:20:13

还真的不知道用Candence怎么做，不过我们一般是用synopsys的工具。
一般的步骤是
综合－－静态时序分析－－布局布线

dsj11521 · 发表于 2008-3-14 23:41:31

i'm very sorry

etian · 发表于 2008-3-15 06:19:53

cadence and synopsys should have all the tools need.
Or you can try structure asic or altera hard copy.

suliming1979 · 发表于 2008-3-16 01:50:28

综合，布局布线，后面还有一步是生产别忘了。

saintgang · 发表于 2008-3-31 17:12:23

前端设计和后端设计，设计的步骤还是相当多的，还要反复验证！

eeleech · 发表于 2008-3-31 21:43:29

原帖由 wizard2006 于 2008-3-5 21:50 发表

 登录/注册后可看大图

请问使用CADENCE的工具，把已经通过FPGA验证的纯数字逻辑变成ASIC，使用CADENCE的工具，还要经过那些步骤，使用那些点工具啊

首先通过了FPGA的验证，证明代码的功能和时序都正确
但FPGA和ASIC是不相关的
要做ASIC还必须从综合开始，再做一次
综合 -- 布局布线 -- 版图

站长推荐 /2