边沿检测算法为什么不考虑CDC问题？

erwang

请教大佬们一个疑惑，这个经典的边沿检测算法，为什么不考虑同步呢，异步过来的data信号，显然第1拍会打不准吧？

1. module edge_detect(
   
2.     input clk,
   
3.     input rst_n,
   
4.     input data,
   
5. 
   
6.     output pos_edge,
   
7.     output neg_edge
   
8. );
   
9. 
   
10. reg data_d0,data_d1;
    
11. always@(posedge clk or negedge rst_n)
    
12.     if(~rst_n)begin
    
13.         data_d0 <= 'h0;
    
14.         data_d1 <= 'h0;
    
15.     end
    
16.     else begin
    
17.         data_d0 <= data;
    
18.         data_d1 <= data_d0;
    
19.     end
    
20. 
    
21. assign pos_edge = data_d0 && ~data_d1;
    
22. assign neg_edge = ~data_d0 && data_d1;
    
23. 
    
24. endmodule
    

复制代码

Patrick0809

应该还是要考虑的吧，如果输入的data是异步信号，那么第一级触发器会出现亚稳态，用可能产生亚稳态的信号进行组合逻辑边沿检测是不稳妥的吧。
稳妥起见我是先两级同步然后再把同步的信号进行边沿检测，一共用了四级d触发器。但是这样检测到的边沿，会比原data的边沿慢几拍。我是这样处理IIC SDA SCL信号的，因为100K、400K对于我时钟域来说慢的很，所以边沿检测晚一点点也无伤大雅。不知道大佬们对此怎么看。学习一下

ljianlin

这里的data默认应该是同步之后的信号。如果没有同步，就在模块外面用两级寄存器做完同步再送进来