在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 577|回复: 5

[求助] nsi .13工艺求助

[复制链接]
发表于 2025-5-22 22:20:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
      大神们好!小弟最近在画nsi .13工艺的版图,这个工艺的mos管为了识别多加了一个端口,连上noConn就行,绘制版图时四端口都画对了,但是所有管子的x端口连接报错,发现source中x端口的连接就是noconn与管子的连线,这个问题怎样解决?

图片1.png 图片2.png
发表于 2025-5-23 09:24:13 | 显示全部楼层
从你跑的结果来看,我觉得应该是电路中的x是浮空的,版图中接到了一起
 楼主| 发表于 2025-5-23 15:30:35 | 显示全部楼层


Cheney聪 发表于 2025-5-23 09:24
从你跑的结果来看,我觉得应该是电路中的x是浮空的,版图中接到了一起


但是这个器件layout只有四端,这个x端之前都不用管的,这次突然出问题了

发表于 2025-5-23 17:10:25 | 显示全部楼层


模电糕手 发表于 2025-5-23 15:30
但是这个器件layout只有四端,这个x端之前都不用管的,这次突然出问题了

...


具体的你要看看LVS rule怎么定义这个管子的
发表于 2025-5-24 10:12:21 | 显示全部楼层
你这样nocont每个管子都要包个SUBD
发表于 2025-5-26 09:56:59 | 显示全部楼层
”这个工艺的mos管为了识别多加了一个端口,连上noConn就行“,这个是你自己想的,还是别人告诉你的?

从lvs结果来看,这个是五端器件(而且这个是P,你的schematic是N),你的想法和lvs不一样。

所以,要么是你理解不对,要么是验证的过程有问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-2 06:32 , Processed in 0.019813 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表