在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 111|回复: 2

[求助] 有關bode plot無法匹配.pz生成結果匹配的解釋 並求助如何提升phase margin

[复制链接]
发表于 前天 14:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 wawafishg 于 2025-5-19 14:24 编辑


                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图


各位前輩好,我現在正在學習模電,我要設計這個2-stage OPAMP,遇到了以下問題,煩請各位先進回復小弟

1. 理論上在-381.930k+-j545.231kHz有一個pole,附近有兩個zero,對消後應該會產生一個zero的反應(magnitude 斜率+20db/dec, phase上升),但是bode plot中在該頻率之後仍然表現出magnitude -20/dec, phase不變,與我利用.pz生成的結果推理的不同,想請問我應該如何解釋理論與實際模擬產生出來的矛盾?

2.我的設計phase margin嚴重不足(大約15),希望可以上升到60,我想將第二個造成phase下降的pole向後推(bode plot中約25MHz的位置),想請問我該如何達成我的目標?

先感謝各位高手熱心回覆

发表于 前天 20:36 | 显示全部楼层
模型复杂时,pz不好用,不准确。除非把mos管换成理想模型。
发表于 前天 20:50 | 显示全部楼层
以波特图为准吧。因为我没记错的话pz需要开环仿真,工作点很容易不正常。
想要更好的相位裕度,就需要更大的Cc,更大的Cc会导致GBW减小,于是需要增加电流提高GBW,于是又会遇到功耗限制。所以限制这3个方面的两级运放可以说是模拟设计经典教程,一般出题者会出到一个比较极限的权衡中。
具体的计算我已经忘光了,你可参考《模拟集成电路设计精粹》中两级运放设计的章节,十分简单。
此外,通常vdd是功耗和摆幅互相制约的,但题目中只限制了共模,因此可以设计一个相对较低的vdd(比如1.2而不是1.8),能偷相当多的功耗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-21 13:59 , Processed in 0.031987 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表