同步峰值电流模BUCK型DCDC芯片设计，在设计仿真和测试中出现异常降频现象

安ly

​希望各位大佬指点，感谢！！ 本人设计了一款同步峰值电流模BUCK型DCDC芯片。输入范围6~28V，输出5V，负载电流0~3.5A。
        测试时VIN=28V，VOUT=5V，Iload=0~3.5A。且测试是裸片金丝键合到PCB板进行的。
        当负载电流较小时，测试一切正常，但当我不断增加负载电流时，一旦超过某一值就出现了异常降频的现象，如下图：（信号依次是：误差放大器输出电压、开关节点电压、功率电感电流、上功率MOS管的漏源电流、负载电流）。如图1，可以看到：
        当Iload<1.68A时，系统工作正常，SW占空比一致且正常，工作频率为1MHz。
        当Iload>1.68A时，SW信号突然出现了两个极短时间的脉冲波形，导致在该周期内占空比非常小，系统为了保持输出电压，不得不在第二个周期增大了占空比来保持整体的占空比不变。系统也因为第一个周期占空比太小，几乎整个周期都处于续流阶段，导致电感电流的纹波非常大。如此循环，形成了一个诡异的平衡。如图2、图3为图1的局部放大。输出电压虽然没有因此下降，但频率减半，纹波增大。
        当Iload>2.12A时，SW信号出现连续两个周期上功率MOS管导通极短的情况，如图4，相应的频率进一步减小，纹波进一步增大。
        当Iload>2.56A时，SW信号出现连续三个周期上功率MOS管导通极短的情况，如图5。
        再继续增加电流到2.9A左右，系统输出就无法保持5V输出了。

        当不同输入电压时，增大负载电流Iload，均会出现以上现象，但总体随着输入电压下降有所好转。如表1

VIN	VOUT	正常	一次降频（异常）	二次降频（异常）	三次降频（异常）	VOUT骤降（崩盘）
6	5	Iload<2.4A	2.4<Iload<2.9A	×	×	Iload>2.9A
12	5	Iload<2.0A	2.0<Iload<2.22A	×	×	Iload>2.22A
18	5	Iload<1.8A	1.8<Iload<2.1A	2.1<Iload<2.4A	×	Iload>2.4A
24	5	Iload<1.7A	1.7<Iload<2.0A	2.0<Iload<2.3A	2.3<Iload<2.6A	Iload>2.6A
28	5	Iload<1.65A	1.65<Iload<2.12A	2.12<Iload<2.56A	2.56<Iload<2.9A	Iload>2.5A

表1

图1

图2

图3

图4

图5

问题：
       1、为什么上功率MOS管会突然出现了两个极短导通时间的现象？我明明做了40nS最小导通时间的。
        2、怎么解决这个问题呢？
​

安ly

还望各位大佬多多指导

losen

改下误差放大器得补偿试试，感觉像是环路问题。

安ly

losen 发表于 2025-5-15 18:13
改下误差放大器得补偿试试，感觉像是环路问题。

你好 ，我修改了EA输出的补偿零点，还是没有优化

安ly

      因为芯片是通过键合的方式到PCB上的， 我怀疑是因为输入回路的寄生电感过大造成的误判，导致了第一个周期内出现了误关断。确实，当我仿真时减小了这个寄生电感，情况就优化了很多。请有经验的大佬能答复这个疑问。
      是不是我只能去做倒封装涨铜柱这种工艺才能正常使用呢？如果我想键合的方式使用，有没有什么方法规避这个的影响呢？还望各位大佬多多指教

曼曼的小跟班

加大斜坡补偿的斜率呢

everny

我感觉连续短时间的两次导通会不会是发生在clock置位电平的持续时间里，毕竟这个电平是有持续时间的，然后感觉后面误差放大器输出电压上的噪声较大，有可能是在clock置位电平持续时间里面受到了干扰，可以把误差放大器输出电压，上功率MOS管的漏源电流，clock这几个拉一起看看。

安ly

曼曼的小跟班 发表于 2025-5-20 16:01
加大斜坡补偿的斜率呢

为啥加大斜坡呢？占空比没有超过50%啊

安ly

everny 发表于 2025-5-20 18:14
我感觉连续短时间的两次导通会不会是发生在clock置位电平的持续时间里，毕竟这个电平是有持续时间的，然后 ...

       如图信号分别是：误差放大器输出信号、时钟信号（上升沿触发上管导通）、占空比信号、上管漏源电流

       我并没有看出时钟信号有什么异常，我觉得是SW处寄生电感导致PWM比较器产生了误判，导致误关断。至于为什么出现两个脉冲，第二个脉冲可以理解成PWM比较器误关断，我查了PWM比较器信号，确实触发了（最小导通时间没起到作用）；但是第一个脉冲我就无法理解了，我查了PWM比较器信号，第一个脉冲时根本就没有触发。

everny

安ly 发表于 2025-5-22 15:36
如图信号分别是：误差放大器输出信号、时钟信号（上升沿触发上管导通）、占空比信号、上管漏源电 ...

不知道你现在有没有定位到具体原因。看了你之前的仿真图，我感觉可能真的和你想的一样是封装电感造成的，我的猜测是从下管切换到上管时，这个时候从电源最近的去耦电容经过上管再经过封装寄生电感到达功率电感上的节点路径会有一个极快的电流变化，这个变化主要是让上管路径上的电流增加到与此时的功率电感上的电流一致的状态，当你输出的电流变大时，功率电感上的电流也会变大，因此再切换时，上管的瞬时电流跳变也会变大，就会在寄生电感上产生较大的压降，影响上管的开通，从你的仿真结果感觉可以看到就是当你加大电流后，在一次上下管切换时，好像需要功率电感上的电流降到一定的值后，上管才能开通正常，功率电感上的电流越大，需要等待电流降低的时间就越久上管才能正常开通。