在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 135|回复: 2

[求助] 版图上厚金属层的覆盖会影响下层MOS的mismatch吗?

[复制链接]
发表于 昨天 17:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT,如果两个很近的MOS差分对,都被厚金属层覆盖,MOS差分对到厚金属层的边缘都大于5um以上(即:认为金属层比MOS区域大很多),这样的layout还会影响MOS差分对的mismatch吗?

不是指厚金属只覆盖一边MOS的情况哦(这种情况肯定会引入mismatch,工艺文档有说明)。
发表于 昨天 17:53 | 显示全部楼层
影响应该不大了,因为版图面积的原因,我们经常这样做,要么不覆盖,要么整体覆盖,保持上方环境一样
发表于 昨天 17:55 | 显示全部楼层
有肯定有,一个是厚金属层在沉积或后续工艺过程中可能会产生应力,再一个是当电路工作时,厚金属层可能会发热,形成一定的温度场,不过有多大影响就见仁见智了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-8 09:16 , Processed in 0.015290 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表