在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 209|回复: 2

[求助] 电路里如果要用到数字电路版图怎么办

[复制链接]
发表于 前天 11:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
之前只用过逻辑门设计的电路。现在设计的电路里要用到计数器,功能还挺多,感觉用逻辑门搭难度挺大。virtuoso能不能通过代码生成版图
发表于 前天 11:31 | 显示全部楼层
可以,cadence有VSverilog可以做数字设计,但一般不这么做。一般是做好数字版图之后和模拟部分合起来,数字电路如果规模不算大建议你还是采用模拟模块来搭建,这样比用数模混合的方法要方便
发表于 前天 15:52 | 显示全部楼层
看你逻辑门数量以及功能,如果复杂的话考虑做让数字来做
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-8 08:51 , Processed in 0.021525 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表