JEDEC JS-001和 GJB 548C 规定的A_B端放置10KΩ旁路电阻作用

zhangyang370281

JEDEC JS-001和 GJB 548C 规定了芯片HBM ESD测试时的A端_B端间放置旁路电阻（~10kΩ），该电阻作用消除脉冲前的电压现象（pre_pulse Voltage）, 为什么会有脉冲前的电压现象？旁路电阻（~10kΩ）消除该pre_pulse Voltage机制是什么？

IC_Spark

pre_pulse产生猜测：设备在设置之后，波形产生电路不是理想开关，肯定有很大的阻抗，100pF电容上的电压会传递到DUT上，设备在产生波形的时候的扰动也会传递过来

10k电阻作用：一般是抑制trailing pulse, HBM放电后~us内会有电流拖尾现象(小能量EOS)，可以加10k电阻做泄放路径
trailing pulse一般对input gate危害较大，可能会导致Vt shift

zhangyang370281

   

IC_Spark 发表于 2025-7-3 10:05
pre_pulse产生猜测：设备在设置之后，波形产生电路不是理想开关，肯定有很大的阻抗，100pF电容上的电压会传 ...

1）波型产生电路就是100pF的电容，阻抗来源于该电容还是HBM模型的1.5K欧电阻？或者波形不同的频率分量的阻抗和电容相关（1/jwc），产生了pre_pulse?

2) 你这个HBM后的拖尾解释和协议中说明的不同，协议中明确说了10K电阻一方面解决pre_pulse（HBM来之前的小波形，不是来之后的拖尾），还有HBM测试存在Zap多次问题，每次Zap释放ESD电流后管脚泄放ESD电流的通路可能会存在残留电荷，10K电阻可以起到释放残留电荷作用

IC_Spark

   

zhangyang370281 发表于 2025-7-10 09:38
1）波型产生电路就是100pF的电容，阻抗来源于该电容还是HBM模型的1.5K欧电阻？或者波形不同的频率分量的 ...

1）波型产生电路就是100pF的电容，阻抗来源于该电容还是HBM模型的1.5K欧电阻？或者波形不同的频率分量的阻抗和电容相关（1/jwc），产生了pre_pulse?
    这个观点是我个人推测，100pF电容的电压在开关控制下加到DUT上，那开关在开关瞬间会不会产生一个pre_pulse
    希望有个懂的大佬来回答一下

2) 你这个HBM后的拖尾解释和协议中说明的不同，协议中明确说了10K电阻一方面解决pre_pulse（HBM来之前的小波形，不是来之后的拖尾），还有HBM测试存在Zap多次问题，每次Zap释放ESD电流后管脚泄放ESD电流的通路可能会存在残留电荷，10K电阻可以起到释放残留电荷作用

    10K我认为就是用来泄放小能量残留的，不管是pre_pulse还是trailing_pulse，10K对于trailing_pulse的作用Charvaka Duvvury这个佬提过