在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 140|回复: 2

[求助] 数字PLL中的TDC到底选哪个结构作为判决单元

[复制链接]
发表于 前天 18:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想请问一下有做过这方面的前辈,目前我做的这个TDC是要应用在基于分频器的全数字PLL,结构是最简单的基于buffer延迟的flash TDC,但是关于判决部分的电路到底该使用D触发器还是arbiter仲裁器呢?


如果使用D触发器,D触发器存在亚稳态问题,但是D触发器是同步系统,产生的码字送到后续的数字滤波器不需要进行额外的同步了。但是如果使用arbiter,没有了亚稳态问题,但是arbiter的应答时间和两个信号的相差相关,天生就是异步系统,用它产生的码字送到数字滤波器前是不是一定要进行一次同步呢,那这样的一次同步因为是在PLL前向通路上,相当于直接引入一个latency,势必会对性能有影响

到底该怎么取舍呢,希望有经验的前辈赐教。
 楼主| 发表于 昨天 14:21 | 显示全部楼层
顶。。。。。
发表于 昨天 14:45 | 显示全部楼层
蹲一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-4 03:40 , Processed in 0.014832 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表