马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
请教大家,我的设计中所有reg都是scan reg,全部串在扫描链中,但是atpg时仍然会生成clock sequential pattern。通过几次设置sequential depth对比,发现主要的相关fault点是sram端口连接到的逻辑组合电路。电路如下图所示:
以上fault点在不同sequential depth下的fault type属性如下 Fault点 | | | | | | 组合逻辑_D | | | | | reg_out/D | | | | | 组合逻辑_GWEN | | | | | 组合逻辑_GWEN | | | | | 组合逻辑_CEN | | | | |
下图是sram的读写时序图
有几个疑问:
1.GWEN的stuck at 1 fault为什么是DI.MEM,是怎么在depth=0的情况下也能测到的呢? 2.对于组合逻辑_D和reg_out/D在depth=2时能测到,我的理解是测试在完成shift动作后,第一次pulse 把reg_D/SI传递到Q 通过组合逻辑_D传递到sram/D,第二次pulse 把sram/D传递到sram/Q(这个sram有write through功能),这样组合逻辑_D就是observed,请问这样理解正确吗? 3.为什么组合逻辑_CEN(stuck at 0)和组合逻辑_GWEN(stuck at 0),在depth=3时才是DS呢?是怎样的测试逻辑? 4.另外,我查看到atpg.log中ram rule checking这段似乎与depth有关,这里提到的mux是sram内部的,这个怎么理解呢?
|