在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 221|回复: 4

[求助] PLL锁定后纹波太大问题

[复制链接]
发表于 3 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我正在做一个SSPLL(亚采样锁相环),如图1所示是该PLL的锁定过程。
但是发现锁定后纹波比较大,如图2所示,有十几毫伏的纹波

如图3是放大后的Vctrl电压以及UP和DN信号。
请问纹波可能是哪里产生的呢?有什么解决方法吗?恳请大家解惑

图1 锁定过程

图1 锁定过程

图2 纹波太大

图2 纹波太大

图3 锁定后的UP和DOWN信号

图3 锁定后的UP和DOWN信号
发表于 3 天前 | 显示全部楼层
整数还是小数锁相环?小数的话是正常的。
 楼主| 发表于 3 天前 | 显示全部楼层


lockheed123 发表于 2025-4-1 19:13
整数还是小数锁相环?小数的话是正常的。


整数的
发表于 3 天前 | 显示全部楼层
UP和DN电流失配多少?环路滤波器几阶的呢
 楼主| 发表于 3 天前 | 显示全部楼层


AnalogRfArtist 发表于 2025-4-1 20:47
UP和DN电流失配多少?环路滤波器几阶的呢


感谢回复!!UP和DN电流我看静态匹配时只有nA级别,瞬态的时候电流匹配也还不错。环路滤波器是三阶的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-4 03:41 , Processed in 0.018894 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表