IC617 Virtuoso Layout LVS验证问题 求大佬帮忙看看

ad14138270604

在virtuoso用tsmc18rf搭了一个1位镜像全加器的电路，并画了版图。LVS验证不通过，报告内容见下。
我觉得最奇怪的一点就是，在报告中，INITIAL NUMBERS OF OBJECTS中layout和source的nets、instances数量都是匹配的，说明连接没有问题。但在NUMBERS OF OBJECTS AFTER TRANSFORMATION中，layout和source的nets、instances的数量又不匹配了，其中一些net会被吞掉消失而冒出其他原本没有的net，并且会生成一些奇怪的instance。求问大佬遇到这种情况该如何解决？







                  ##################################################
                  ##                                              ##
                  ##         C A L I B R E    S Y S T E M         ##
                  ##                                              ##
                  ##             L V S   R E P O R T              ##
                  ##                                              ##
                  ##################################################



REPORT FILE NAME:         FA_mirror.lvs.report
LAYOUT NAME:              /root/virtuoso_work/FA_mirror.sp ('FA_mirror')
SOURCE NAME:              /root/virtuoso_work/FA_mirror.src.net ('FA_mirror')
RULE FILE:                /root/virtuoso_work/_calibre.lvs_
CREATION TIME:            Mon Mar 31 02:37:24 2025
CURRENT DIRECTORY:        /root/virtuoso_work
USER NAME:                root
CALIBRE VERSION:          v2015.2_36.27    Wed Jul 1 10:06:07 PDT 2015



                               OVERALL COMPARISON RESULTS



                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  


  Error:    Different numbers of nets.
  Error:    Different numbers of instances.
  Error:    Connectivity errors.


**************************************************************************************************************
                                      CELL  SUMMARY
**************************************************************************************************************

  Result         Layout                        Source
  -----------    -----------                   --------------
  INCORRECT      FA_mirror                     FA_mirror



**************************************************************************************************************
                                      LVS PARAMETERS
**************************************************************************************************************


o LVS Setup:

   // LVS COMPONENT TYPE PROPERTY
   // LVS COMPONENT SUBTYPE PROPERTY
   // LVS PIN NAME PROPERTY
   LVS POWER NAME                         "VDD"
   LVS GROUND NAME                        "VSS"
   LVS CELL SUPPLY                        NO
   LVS RECOGNIZE GATES                    ALL
   LVS IGNORE PORTS                       NO
   LVS CHECK PORT NAMES                   YES
   LVS IGNORE TRIVIAL NAMED PORTS         NO
   LVS BUILTIN DEVICE PIN SWAP            YES
   LVS ALL CAPACITOR PINS SWAPPABLE       YES
   LVS DISCARD PINS BY DEVICE             NO
   LVS SOFT SUBSTRATE PINS                NO
   LVS INJECT LOGIC                       YES
   LVS EXPAND UNBALANCED CELLS            YES
   LVS FLATTEN INSIDE CELL                NO
   LVS EXPAND SEED PROMOTIONS             NO
   LVS PRESERVE PARAMETERIZED CELLS       NO
   LVS GLOBALS ARE PORTS                  YES
   LVS REVERSE WL                         NO
   LVS SPICE PREFER PINS                  YES
   LVS SPICE SLASH IS SPACE               YES
   LVS SPICE ALLOW FLOATING PINS          YES
   // LVS SPICE ALLOW INLINE PARAMETERS     
   LVS SPICE ALLOW UNQUOTED STRINGS       NO
   LVS SPICE CONDITIONAL LDD              NO
   LVS SPICE CULL PRIMITIVE SUBCIRCUITS   NO
   LVS SPICE IMPLIED MOS AREA             NO
   // LVS SPICE MULTIPLIER NAME
   LVS SPICE OVERRIDE GLOBALS             NO
   LVS SPICE REDEFINE PARAM               NO
   LVS SPICE REPLICATE DEVICES            NO
   LVS SPICE SCALE X PARAMETERS           NO
   LVS SPICE STRICT WL                    NO
   // LVS SPICE OPTION
   LVS STRICT SUBTYPES                    NO
   LVS EXACT SUBTYPES                     NO
   LAYOUT CASE                            NO
   SOURCE CASE                            NO
   LVS COMPARE CASE                       NO
   LVS DOWNCASE DEVICE                    NO
   LVS REPORT MAXIMUM                     50
   LVS PROPERTY RESOLUTION MAXIMUM        32
   // LVS SIGNATURE MAXIMUM
   // LVS FILTER UNUSED OPTION
   // LVS REPORT OPTION
   LVS REPORT UNITS                       YES
   // LVS NON USER NAME PORT
   // LVS NON USER NAME NET
   // LVS NON USER NAME INSTANCE
   // LVS IGNORE DEVICE PIN

   // Reduction

   LVS REDUCE SERIES MOS                  NO
   LVS REDUCE PARALLEL MOS                YES
   LVS REDUCE SEMI SERIES MOS             NO
   LVS REDUCE SPLIT GATES                 YES
   LVS REDUCE PARALLEL BIPOLAR            YES
   LVS REDUCE SERIES CAPACITORS           YES
   LVS REDUCE PARALLEL CAPACITORS         YES
   LVS REDUCE SERIES RESISTORS            YES
   LVS REDUCE PARALLEL RESISTORS          YES
   LVS REDUCE PARALLEL DIODES             YES

   LVS REDUCE  rpodrpo_m  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rpodrpo_m  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnodrpo_m  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnodrpo_m  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rpodw_m  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rpodw_m  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnodw_m  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnodw_m  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnwod_m  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnwod_m  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rpod_m  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rpod_m  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnod_m  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnod_m  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnpo1rpo_dis  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnpo1rpo_dis  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rppo1rpo_dis  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rppo1rpo_dis  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnpo1w_dis  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnpo1w_dis  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rppo1w_dis  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rppo1w_dis  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rppo1_dis  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rppo1_dis  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rnpo1_dis  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rnpo1_dis  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCE  rppolyhri_dis  PARALLEL [ TOLERANCE L 0 ]
   LVS REDUCE  rppolyhri_dis  SERIES PLUS MINUS [ TOLERANCE W 0 ]
   LVS REDUCTION PRIORITY                 PARALLEL
   
   LVS SHORT EQUIVALENT NODES             NO

   // Trace Property

   TRACE PROPERTY  mn(n2)  l l 0
   TRACE PROPERTY  mn(n2)  w w 0
   TRACE PROPERTY  mn(nb)  l l 0
   TRACE PROPERTY  mn(nb)  w w 0
   TRACE PROPERTY  mn(nd)  l l 0
   TRACE PROPERTY  mn(nd)  w w 0
   TRACE PROPERTY  mn(nl)  l l 0
   TRACE PROPERTY  mn(nl)  w w 0
   TRACE PROPERTY  mn(nn)  l l 0
   TRACE PROPERTY  mn(nn)  w w 0
   TRACE PROPERTY  mn(n)  l l 0
   TRACE PROPERTY  mn(n)  w w 0
   TRACE PROPERTY  mn(n1)  l l 0
   TRACE PROPERTY  mn(n1)  w w 0
   TRACE PROPERTY  mn(na)  l l 0
   TRACE PROPERTY  mn(na)  w w 0
   TRACE PROPERTY  mp(p)  l l 0
   TRACE PROPERTY  mp(p)  w w 0
   TRACE PROPERTY  mp(pa)  l l 0
   TRACE PROPERTY  mp(pa)  w w 0
   TRACE PROPERTY  mp(pd)  l l 0
   TRACE PROPERTY  mp(pd)  w w 0
   TRACE PROPERTY  q(p1)  a a 0
   TRACE PROPERTY  q(pv)  a a 0
   TRACE PROPERTY  q(nv)  a a 0
   TRACE PROPERTY  d(dn)  a a 0
   TRACE PROPERTY  d(dw)  a a 0
   TRACE PROPERTY  d(dp)  a a 0
   TRACE PROPERTY  d(d1)  a a 0
   TRACE PROPERTY  d(d2)  a a 0
   TRACE PROPERTY  d(d3)  a a 0
   TRACE PROPERTY  r(nr)  r r 0
   TRACE PROPERTY  r(m3)  r r 0
   TRACE PROPERTY  r(ns)  r r 0
   TRACE PROPERTY  r(mt)  r r 0
   TRACE PROPERTY  r(m4)  r r 0
   TRACE PROPERTY  r(pr)  r r 0
   TRACE PROPERTY  r(m5)  r r 0
   TRACE PROPERTY  r(ps)  r r 0
   TRACE PROPERTY  r(wr)  r r 0
   TRACE PROPERTY  r(m1)  r r 0
   TRACE PROPERTY  r(lr)  r r 0
   TRACE PROPERTY  r(m2)  r r 0
   TRACE PROPERTY  c(m3)  c c 0
   TRACE PROPERTY  c(m4)  c c 0
   TRACE PROPERTY  c(m5)  c c 0
   TRACE PROPERTY  rnpo1rpo_dis  w w 0
   TRACE PROPERTY  rnpo1rpo_dis  l l 0
   TRACE PROPERTY  rppolyhri_rf  w w 0
   TRACE PROPERTY  rppolyhri_rf  l l 0
   TRACE PROPERTY  moscap_rf33  g g 0
   TRACE PROPERTY  moscap_rf33  b b 0
   TRACE PROPERTY  pmos_rf33_nw  lr lr 0
   TRACE PROPERTY  pmos_rf33_nw  wr wr 0
   TRACE PROPERTY  pmos_rf33_nw  nr nr 0
   TRACE PROPERTY  rpod_m  w w 0
   TRACE PROPERTY  rpod_m  l l 0
   TRACE PROPERTY  rppo1rpo_dis  w w 0
   TRACE PROPERTY  rppo1rpo_dis  l l 0
   TRACE PROPERTY  rppolyhri_dis  w w 0
   TRACE PROPERTY  rppolyhri_dis  l l 0
   TRACE PROPERTY  rppoly_rf  w w 0
   TRACE PROPERTY  rppoly_rf  l l 0
   TRACE PROPERTY  rppolywo_rf  w w 0
   TRACE PROPERTY  rppolywo_rf  l l 0
   TRACE PROPERTY  mimcap_shield  lt lt 0
   TRACE PROPERTY  mimcap_shield  wt wt 0
   TRACE PROPERTY  mimcap_wos  lt lt 0
   TRACE PROPERTY  mimcap_wos  wt wt 0
   TRACE PROPERTY  nmoscap  lr lr 0
   TRACE PROPERTY  nmoscap  wr wr 0
   TRACE PROPERTY  nmoscap  mr mr 0
   TRACE PROPERTY  rnodw_m  w w 0
   TRACE PROPERTY  rnodw_m  l l 0
   TRACE PROPERTY  nmoscap_33  lr lr 0
   TRACE PROPERTY  nmoscap_33  wr wr 0
   TRACE PROPERTY  nmoscap_33  mr mr 0
   TRACE PROPERTY  lincap  lr lr 0
   TRACE PROPERTY  lincap  wr wr 0
   TRACE PROPERTY  lincap  mr mr 0
   TRACE PROPERTY  rpodw_m  w w 0
   TRACE PROPERTY  rpodw_m  l l 0
   TRACE PROPERTY  spiral_s2_sym_ct  lay lay 0
   TRACE PROPERTY  spiral_s2_sym_ct  w w 0
   TRACE PROPERTY  spiral_s2_sym_ct  s s 0
   TRACE PROPERTY  spiral_s2_sym_ct  nr nr 0
   TRACE PROPERTY  spiral_s2_sym_ct  rad rad 0
   TRACE PROPERTY  spiral_s3_sym_ct  lay lay 0
   TRACE PROPERTY  spiral_s3_sym_ct  w w 0
   TRACE PROPERTY  spiral_s3_sym_ct  s s 0
   TRACE PROPERTY  spiral_s3_sym_ct  nr nr 0
   TRACE PROPERTY  spiral_s3_sym_ct  rad rad 0
   TRACE PROPERTY  spiral_s2_sym  lay lay 0
   TRACE PROPERTY  spiral_s2_sym  w w 0
   TRACE PROPERTY  spiral_s2_sym  s s 0
   TRACE PROPERTY  spiral_s2_sym  nr nr 0
   TRACE PROPERTY  spiral_s2_sym  rad rad 0
   TRACE PROPERTY  spiral_s3_sym  lay lay 0
   TRACE PROPERTY  spiral_s3_sym  w w 0
   TRACE PROPERTY  spiral_s3_sym  s s 0
   TRACE PROPERTY  spiral_s3_sym  nr nr 0
   TRACE PROPERTY  spiral_s3_sym  rad rad 0
   TRACE PROPERTY  xjvar_w40  nr nr 0
   TRACE PROPERTY  xjvar_w40  w w 0
   TRACE PROPERTY  rnpo1w_dis  w w 0
   TRACE PROPERTY  rnpo1w_dis  l l 0
   TRACE PROPERTY  rppo1w_dis  w w 0
   TRACE PROPERTY  rppo1w_dis  l l 0
   TRACE PROPERTY  rnpo1_dis  w w 0
   TRACE PROPERTY  rnpo1_dis  l l 0
   TRACE PROPERTY  rnodrpo_m  w w 0
   TRACE PROPERTY  rnodrpo_m  l l 0
   TRACE PROPERTY  rppo1_dis  w w 0
   TRACE PROPERTY  rppo1_dis  l l 0
   TRACE PROPERTY  rpodrpo_m  w w 0
   TRACE PROPERTY  rpodrpo_m  l l 0
   TRACE PROPERTY  xjvar_nr36  nr nr 0
   TRACE PROPERTY  xjvar_nr36  w w 0
   TRACE PROPERTY  nmos_rf  lr lr 0
   TRACE PROPERTY  nmos_rf  wr wr 0
   TRACE PROPERTY  nmos_rf  nr nr 0
   TRACE PROPERTY  spiral_s2_std  lay lay 0
   TRACE PROPERTY  spiral_s2_std  w w 0
   TRACE PROPERTY  spiral_s2_std  s s 0
   TRACE PROPERTY  spiral_s2_std  nr nr 0
   TRACE PROPERTY  spiral_s2_std  rad rad 0
   TRACE PROPERTY  spiral_s3_std  lay lay 0
   TRACE PROPERTY  spiral_s3_std  w w 0
   TRACE PROPERTY  spiral_s3_std  s s 0
   TRACE PROPERTY  spiral_s3_std  nr nr 0
   TRACE PROPERTY  spiral_s3_std  rad rad 0
   TRACE PROPERTY  pmos_rf  lr lr 0
   TRACE PROPERTY  pmos_rf  wr wr 0
   TRACE PROPERTY  pmos_rf  nr nr 0
   TRACE PROPERTY  rnwod_m  w w 0
   TRACE PROPERTY  rnwod_m  l l 0
   TRACE PROPERTY  pmos_rf_nw  lr lr 0
   TRACE PROPERTY  pmos_rf_nw  wr wr 0
   TRACE PROPERTY  pmos_rf_nw  nr nr 0
   TRACE PROPERTY  nmos_rf33  lr lr 0
   TRACE PROPERTY  nmos_rf33  wr wr 0
   TRACE PROPERTY  nmos_rf33  nr nr 0
   TRACE PROPERTY  moscap_rf  g g 0
   TRACE PROPERTY  moscap_rf  b b 0
   TRACE PROPERTY  pmos_rf33  lr lr 0
   TRACE PROPERTY  pmos_rf33  wr wr 0
   TRACE PROPERTY  pmos_rf33  nr nr 0
   TRACE PROPERTY  rnod_m  w w 0
   TRACE PROPERTY  rnod_m  l l 0



                   CELL COMPARISON RESULTS ( TOP LEVEL )



                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  


  Error:    Different numbers of nets (see below).
  Error:    Different numbers of instances (see below).
  Error:    Connectivity errors.

LAYOUT CELL NAME:         FA_mirror
SOURCE CELL NAME:         FA_mirror

--------------------------------------------------------------------------------------------------------------

INITIAL NUMBERS OF OBJECTS
--------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              7         7

Nets:              19        19

Instances:         14        14         MN (4 pins)
                    14        14         MP (4 pins)
                ------    ------
Total Inst:        28        28


NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              7         7

Nets:              14        19    *

Instances:          0         8    *    MN (4 pins)
                    12         8    *    MP (4 pins)
                     1         0    *    SPDW_2_1 (4 pins)
                     1         0    *    SPDW_3_1 (5 pins)
                     2         6    *    _invv (4 pins)
                     1         0    *    _sdw2v (4 pins)
                     1         0    *    _sdw3v (5 pins)
                ------    ------
Total Inst:        18        22


       * = Number of objects in layout different from number in source.



**************************************************************************************************************
                                 INCORRECT OBJECTS
**************************************************************************************************************


LEGEND:
-------

  ne  = Naming Error (same layout name found in source
        circuit, but object was matched otherwise).


**************************************************************************************************************
                                   INCORRECT NETS

DISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

  1    Net 13                                                    ** no similar net **

--------------------------------------------------------------------------------------------------------------

  2    ** no similar net **                                      net55

--------------------------------------------------------------------------------------------------------------

  3    ** no similar net **                                      net63

--------------------------------------------------------------------------------------------------------------

  4    ** no similar net **                                      net62

--------------------------------------------------------------------------------------------------------------

  5    ** no similar net **                                      net28

--------------------------------------------------------------------------------------------------------------

  6    ** no similar net **                                      net70

--------------------------------------------------------------------------------------------------------------

  7    ** no similar net **                                      net16


**************************************************************************************************************
                                 INCORRECT INSTANCES

DISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

  8    X7/M0(29.215,-26.700)  MP(P)                              ** missing instance **

--------------------------------------------------------------------------------------------------------------

  9    X16/M0(-10.105,-19.700)  MP(P)                            ** missing instance **

--------------------------------------------------------------------------------------------------------------

10    X19/M0(14.180,-25.100)  MP(P)                             ** missing instance **

--------------------------------------------------------------------------------------------------------------

11    X23/M0(-21.250,-29.400)  MP(P)                            ** missing instance **

--------------------------------------------------------------------------------------------------------------

12    (_sdw3v)                                                  ** missing injected instance **

       Devices:
         X4/M0(29.115,-49.700)  MN(N)
         X5/M0(29.115,-44.900)  MN(N)
         X6/M0(29.115,-40.100)  MN(N)

--------------------------------------------------------------------------------------------------------------

13    (_sdw2v)                                                  ** missing injected instance **

       Devices:
         X10/M0(-10.130,-49.600)  MN(N)
         X11/M0(-10.130,-41.300)  MN(N)

--------------------------------------------------------------------------------------------------------------

14    (SPDW_2_1)                                                ** missing gate **

       Transistors:
         X25/M0(-26.265,-49.700)  MN(N)
         X27/M0(-16.515,-49.700)  MN(N)
         X26/M0(-21.250,-37.300)  MN(N)

--------------------------------------------------------------------------------------------------------------

15    (SPDW_3_1)                                                ** missing gate **

       Transistors:
         X12/M0(9.215,-45.900)  MN(N)
         X13/M0(14.180,-45.900)  MN(N)
         X15/M0(18.960,-45.900)  MN(N)
         X14/M0(14.180,-37.600)  MN(N)

--------------------------------------------------------------------------------------------------------------

16    ** missing instance **                                    MM14  MN(N)

--------------------------------------------------------------------------------------------------------------

17    ** missing instance **                                    MM13  MN(N)

--------------------------------------------------------------------------------------------------------------

18    ** missing instance **                                    MM20  MN(N)

--------------------------------------------------------------------------------------------------------------

19    ** missing instance **                                    MM19  MN(N)

--------------------------------------------------------------------------------------------------------------

20    ** missing instance **                                    MM18  MN(N)

--------------------------------------------------------------------------------------------------------------

21    ** missing instance **                                    MM26  MN(N)

--------------------------------------------------------------------------------------------------------------

22    ** missing instance **                                    MM24  MN(N)

--------------------------------------------------------------------------------------------------------------

23    ** missing instance **                                    MM16  MN(N)

--------------------------------------------------------------------------------------------------------------

24    ** missing injected instance **                           (_invv)

                                                                 Devices:
                                                                   MM9  MP(P)
                                                                   MM25  MN(N)

--------------------------------------------------------------------------------------------------------------

25    ** missing injected instance **                           (_invv)

                                                                 Devices:
                                                                   MM8  MP(P)
                                                                   MM17  MN(N)

--------------------------------------------------------------------------------------------------------------

26    ** missing injected instance **                           (_invv)

                                                                 Devices:
                                                                   MM4  MP(P)
                                                                   MM15  MN(N)

--------------------------------------------------------------------------------------------------------------

27    ** missing injected instance **                           (_invv)

                                                                 Devices:
                                                                   MM2  MP(P)
                                                                   MM12  MN(N)



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


                  Matched    Matched    Unmatched    Unmatched    Component
                   Layout     Source       Layout       Source    Type
                  -------    -------    ---------    ---------    ---------
   Ports:               7          7            0            0

   Nets:               13         13            1            6

   Instances:           0          0            0            8    MN(N)
                        8          8            4            0    MP(P)
                        0          0            1            0    SPDW_2_1
                        0          0            1            0    SPDW_3_1
                        2          2            0            4    _invv
                        0          0            1            0    _sdw2v
                        0          0            1            0    _sdw3v
                  -------    -------    ---------    ---------
   Total Inst:         10         10            8           12


o Initial Correspondence Points:

   Ports:        VDD VSS COUT S CIN A B


**************************************************************************************************************
                                         SUMMARY
**************************************************************************************************************

Total CPU Time:      0 sec
Total Elapsed Time:  0 sec

maomao198477

刚好是你学习提高的时候，这简单电路 自己debug下啊

梅希

不是，你这版图真是一言难尽啊，你好歹找个图，看看人家是怎么样画的，还有你版图里输入和输出，VDD和GND都去哪里了，反正我是没有看到，你自己搭的电路不给出来吗？那衬底也不是那么画的呀

tylxy0033

看起来像是学生，找老师吧。