spice in求助

新手上路哈哈哈 · 发表于 2025-3-31 14:26:07

请问各位大佬，v2lvs转换后的网表如何导入到virtuoso变成原理图，网上的方法试过之后，有lvs错误，又什么解决方法吗

lskating · 发表于 2025-3-31 16:08:21

具体什么错误，verilog的网表导出成schematic后再导出的网表是否与导入前的一致？

新手上路哈哈哈 · 发表于 2025-3-31 17:40:08

lskating 发表于 2025-3-31 16:08
具体什么错误，verilog的网表导出成schematic后再导出的网表是否与导入前的一致？ ...

显示这个错误，用cdl验证版图lvs是没错的，导成原理图就出现这个错误了

[求助] spice in求助