在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 150|回复: 2

[求助] spice in求助

[复制链接]
发表于 前天 14:26 | 显示全部楼层 |阅读模式
20资产
请问各位大佬,v2lvs转换后的网表如何导入到virtuoso变成原理图,网上的方法试过之后,有lvs错误,又什么解决方法吗

发表于 前天 16:08 | 显示全部楼层
具体什么错误,verilog的网表导出成schematic后再导出的网表是否与导入前的一致?
 楼主| 发表于 前天 17:40 | 显示全部楼层


lskating 发表于 2025-3-31 16:08
具体什么错误,verilog的网表导出成schematic后再导出的网表是否与导入前的一致? ...


显示这个错误,用cdl验证版图lvs是没错的,导成原理图就出现这个错误了
989204aaf5b0a790609aaf855f2b7ce.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-2 13:25 , Processed in 0.015844 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表