在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 153|回复: 1

[原创] Strong ARM和Double tails Comp.在各自拓扑和性能上的优劣点

[复制链接]
发表于 前天 12:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,想和大家讨论一下,这两种比较器在性能和拓扑上的优劣点。

只知道在功能上,前者功能上是+-输入端大小比较,也就是全差分输入的过零比较。后者是类似于施密特,分别会对VREFP/VREFN的区间做比较。
在应用上,前者用于1位Quantilizer多,后者在多位Quan.上应用。
发表于 昨天 10:31 | 显示全部楼层
两个功能其实没多少差距,就是单独性能瓶颈不同,根据瓶颈的场景才有明显区分
正常来说,锁存比较器的[功耗&精度]与[速度]是trade-off的,SA低功耗、噪声小、速度慢,DT刚好相反
但是比较器还有其他性能,比如回踢、失调、电压裕度...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-2 03:47 , Processed in 0.013405 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表