在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 219|回复: 2

[求助] tsmc 12nm finfet工艺在innovus报M0 overlap问题

[复制链接]
发表于 4 天前 | 显示全部楼层 |阅读模式
20资产
在未填充filler时,出现的是boundary cell在top和bottom两侧,以及与welltap挨着的standard cell,还有少部分standard cell挨着的,会报这种M0 overlap的问题。
在填充filler后,每个filler都会报M0 overlap的问题。
求助大神,是什么原因,怎么解决呢?

发表于 4 天前 | 显示全部楼层
几T的cell?你有正确应用那些placement设定吗
 楼主| 发表于 3 天前 来自手机 | 显示全部楼层


ywwuyifan 发表于 2025-3-27 17:25
几T的cell?你有正确应用那些placement设定吗


你好,感谢回复。应该是9T的。
给的文档所在目录没有特别标注6T还是9T。lef文件使用的是16p90的,tlef是RDL_H576。它们的core SIZE都是0.09 BY 0.576。tlef设定的PITCH是0.048。
placement设定是指? pdk里只有via设置的相关tcl,没有额外的了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-31 11:08 , Processed in 0.015914 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表