多电压域芯片异常供电失效分析

JekinBrown

各位好，小弟在设计芯片时遇到了一个问题，请教各位。
一般在多电压域之间会插入Level shifter、isolation cell或者SRPG等，我能够理解他们在保证电路的逻辑功能正确上有至关重要的作用，但小弟想知道他们在芯片安全性上的作用。换句话说，如果我不加这些单元，流片后对多个电压域分别供电，突然将某个电压域降低甚至关断，此时电路肯定无法正常工作，但我想知道若长时间保持，芯片是否会直接坏掉？如果坏掉，深层次的原理是什么？Latch-up吗？（现实中曾tapeout过一次，就是忘记在某信号通路上加导致长时间后芯片坏掉）



我思考过Latch-up（附图一二是我手绘的LUP原理，来源于TSMC CLDR）感觉无论是低-高电压域还是高-低电压域都不太满足LUP的触发条件；我也考虑过寄生效应的影响，但对芯片内部0.9V的核心工作电压能产生0.7V的电压over/undershoot表示怀疑。所以请教各位是否有一些我没有考虑到的因素，或者有其他成因？

                               
登录/注册后可看大图

图一

                               
登录/注册后可看大图

图二