自举开关仿真时，cadence fft仿真底噪大

aerhoon · 发表于 2025-3-14 15:07:27

如图所示，差分结构自举开关仿真时，采用256点的fft，底噪很大，但是波形还可以，求助各大神

登录/注册后可看大图

Rabbit_CHAN · 发表于 2025-3-14 16:17:02

点太少了

aerhoon · 发表于 2025-3-14 17:25:29

Rabbit_CHAN 发表于 2025-3-14 16:17
点太少了

您好，我跑了一个1024个点的，感觉底噪还是偏大，我在网上看到做FFT分析时，需要对tran仿真的output step进行一个设置，我的采样率是100M，仿真设置中step和ma'x，不知道是否正确

LDDD1997 · 发表于 2025-3-17 11:50:33

aerhoon 发表于 2025-3-14 17:25
您好，我跑了一个1024个点的，感觉底噪还是偏大，我在网上看到做FFT分析时，需要对tran仿真的output step ...

start time别从0开始往后多延点

syq506912088 · 发表于 2025-3-17 15:56:46

采样周期数/采样点数=信号频率/采样频率，且分子分母互质保证相干采样，如果做不到严格互质就加窗滤波

YyuanRTs · 发表于 2025-3-17 16:37:59

看看是不是保存的数据位数不足导致的

[求助] 自举开关仿真时，cadence fft仿真底噪大