【求助】请问ICC如何在floorplan阶段给较多数量的IO打上pad。

如沐椿风

情况描述：

1、一个芯片的port有几百个（存在一些多位宽引脚导致port数量很多）
2、在对引脚不做任何约束的情况下，布局结果是这样的（仅增加了角落的pad和电源地pad cell）

                               
登录/注册后可看大图

3、我参考该链接（28nm工艺下，自动生成管脚排列文件，给设计加PAD，并在PAD上面打Label的流程（含Tcl脚本） - Horizon00 - 博客园）生成了一个tdf文件，但是依然不能给引脚生成对应pad。
我希望能够实现的结果：

                               
登录/注册后可看大图

问题：
1、如何编写这些引脚的tdf文件？每个边可以布局的引脚数量是否要求一致？
2、仅编写tdf文件是否无法生成引脚对应的pad，是否还要使用creat_cell命令单独生成pad？
3、如何能将pad和对应的引脚进行绑定？是按照tdf定义的引脚顺序生成对应的pad吗？