tessent工具插入ijtag不使用trst pin应该怎么设置

King。

tessent工具插入ijtag不使用trst pin应该怎么设置呀，有了解用tms复位，但是脚本里面应该怎么设置呢，直接不设置会报没有连接trst的错误

shix1234

同问

Qear

根据文档来看，可以将你要使用的端口的内置属性“function”设为 trst，工具就会修改 specification

风展位

参考

wang_uestc

不接就可以
mentor tap自带tms reset功能，rtl能看出来

jinfeier

   

wang_uestc 发表于 2025-9-26 03:21
不接就可以
mentor tap自带tms reset功能，rtl能看出来

“直接不设置会报没有连接trst的错误”  大佬，那该错误可以忽略？

DFTbin

在实现不带trst管脚的设计前，你需要定义一个buf，该buf的输入端tie1，输出端为trst的leaf_pin。目的就是告诉工具，我有trst的leaf_pin，只不过这个pin 被固定为1了，不能再反转了，需要工具通过tms实现复位功能。假设这个leaf_pin的层次信息为：dig_top/u_tessent/u_trst_buf/X
set trst_pin dig_top/u_tessent/u_trst_buf/X

先回忆一下，在一个带有trst管脚（GPIOA）的tessent ijtag脚本中，会有如下定义：


set_attribute_value GPIOA -name function -vaule trst
但现在你的顶层没有预留该管脚，因此需要注释上述command；
然后通过如下命令替换上述命令，定义trst：
set_defaults_value DFTSpecification/IjtagNetwork/HostScanInterface/chip/trst $trst_pin


其余的不用变更

jinfeier

   

DFTbin 发表于 2025-10-11 11:49
在实现不带trst管脚的设计前，你需要定义一个buf，该buf的输入端tie1，输出端为trst的leaf_pin。目的就是 ...

Hello大佬，这个u_trst_buf是直接在rtl的顶层中例化好就行了嘛？然后由read_verilog把digtop.v读入即可;
比如例化为buffer2 u_trst_buf (.X(trst), .A(tie1));

jinfeier

   

jinfeier 发表于 2025-10-13 16:06
Hello大佬，这个u_trst_buf是直接在rtl的顶层中例化好就行了嘛？然后由read_verilog把digtop.v读入即可;
...

哦哦 我们之前scan设计的顶层是digtop_dft，下一层是digtop。我意思是u_trst_buf在digtop_dft这一层例化好就行了哈