关于CIFF的SDM中理想量化器替换为非理想后出现问题

小磊IC · 发表于 6 小时前

   各位前辈，现在我搭建了一个全理想的三阶CIFF的电路，当我想第一步将量化器替换为非理想的时候，出现了问题。

图1是理想情况下的求和模块和量化器的连接，图2是求和电路的半边电路，图3是理想情况下仿真出来的各级差分输出，图4是将量化器替换为非理想情况下的结果，图5是量化器内部电路。


   还请各位前辈能够帮忙看一下问题在哪里。

吃花椒的喵酱 · 发表于 4 小时前

我上次看错了，求和输出那个位置是需要1个复位开关的。

小磊IC · 发表于 4 小时前

吃花椒的喵酱发表于 2025-2-26 16:51
我上次看错了，求和输出那个位置是需要1个复位开关的。

感谢感谢，上次那个我都尝试了一下，感觉没什么差别

小磊IC · 发表于 4 小时前

吃花椒的喵酱发表于 2025-2-26 16:51
我上次看错了，求和输出那个位置是需要1个复位开关的。

哈喽，您能帮我看一下吗，这个帖子的问题是把量化器替换成非理想的之后输出就不正常了，我目前怀疑是量化器的精度不够，暂时跳过了。

然后我还是全理想的模块，然后单独把求和模块中的开关换成非理想的传输门之后，每一级的差分输出就变成了这样（图非理想求和输出），不知道是什么原因？另外我仿真了一下传输门的精度，大概在13bits左右，难道这个现象是因为这个吗？我反复将理想和非理想的求和模块对比，确定就只是开关不一样，其他全部都一样。