芯片封装对ESD影响如何做静态检查

zhangyang370281 · 发表于 2025-2-26 20:50:32

gratwo 发表于 2025-2-26 11:15
大概率也不需要仿真，看看两个封装的参数就可以了

看过了，信号管脚封装电学参数变化不大

ksj116 · 发表于 2025-2-27 11:21:55

你可以进一步摸底测试，看是不是pass 2KV的 margin多少。同样的不同封装也是一样，需要摸底测试，极限在什么档位。比如2200V or 1800V。如果不是太大，你不同封装引起fail大概率是偶尔因数，不能完全让封装背黑锅。还有，寄生电感会引起最大钳压不同，可以仿真比较看看。

zhangyang370281 · 发表于 2025-3-2 20:45:36

ksj116 发表于 2025-2-27 11:21
你可以进一步摸底测试，看是不是pass 2KV的 margin多少。同样的不同封装也是一样，需要摸底测试，极限在什 ...

测试过了，旧版封装该类型管脚失效ESD等级为HBM 3KV，我觉得Margion还是很足的，另外我司没有专门测试ESD的设备，每次都是第三方检测结构测试，比较费钱，不能自由的做各种实验

[求助] 芯片封装对ESD影响如何做静态检查